-
公开(公告)号:CN104347688B
公开(公告)日:2017-09-08
申请号:CN201310594148.8
申请日:2013-11-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
CPC classification number: H01L29/7848 , H01L21/02532 , H01L21/28518 , H01L21/30604 , H01L21/30608 , H01L21/3065 , H01L21/3086 , H01L21/32053 , H01L21/76843 , H01L21/76855 , H01L21/823425 , H01L27/088 , H01L29/0847 , H01L29/165 , H01L29/167 , H01L29/401 , H01L29/41783 , H01L29/45 , H01L29/456 , H01L29/665 , H01L29/66507 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/7833 , H01L29/7834
Abstract: 本发明涉及调节MOS器件中的锗百分比的技术。本发明的集成电路结构包括:位于半导体衬底上方的栅极堆叠件,以及延伸到半导体衬底内的开口,其中开口邻近栅极堆叠件。第一硅锗区域设置在开口中,其中,第一硅锗区域具有第一锗百分比。第二硅锗区域覆盖第一硅锗区域,其中,第二硅锗区域具有大于第一锗百分比的第二锗百分比。金属硅化物区域位于第二硅锗区域上方并与第二硅锗区域接触。
-
公开(公告)号:CN119050057A
公开(公告)日:2024-11-29
申请号:CN202410472059.4
申请日:2024-04-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , B82Y30/00 , B82Y40/00
Abstract: 提供一种形成堆叠晶体管的方法。一种代表性方法可包括对第一虚设纳米结构、第二虚设纳米结构和半导体纳米结构进行图案化。半导体纳米结构可设置于第一虚设纳米结构与第二虚设纳米结构之间。第一虚设纳米结构可包含第一半导体材料而第二虚设纳米结构可包含超晶格结构。代表性方法亦可包括进行蚀刻工艺,蚀刻工艺使第一虚设纳米结构凹陷以形成侧壁凹槽且同时移除第二虚设纳米结构以形成开口。蚀刻工艺以比蚀刻第一半导体材料更快的速度选择性地蚀刻超晶格结构。代表性方法可进一步包括分别在侧壁凹槽及开口中形成内部间隔物及隔离结构。
-
公开(公告)号:CN116631870A
公开(公告)日:2023-08-22
申请号:CN202310410813.7
申请日:2023-04-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 一种制造半导体装置的方法和半导体装置,特别是提供一种磊晶结构及一种用于形成此种结构的方法。该方法包括在一基板上形成一鳍片结构,其中该鳍片结构包括具有实质上一{110}结晶取向的一半导体材料。该方法包括蚀刻该鳍片结构的一部分以暴露该半导体材料的一侧壁部分。此外,该方法包括在该半导体材料的该侧壁上成长一磊晶结构,其中该磊晶结构以具有一{110}结晶取向的多个晶面增长。
-
公开(公告)号:CN116504807A
公开(公告)日:2023-07-28
申请号:CN202310315321.X
申请日:2023-03-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L21/336
Abstract: 一种半导体装置及其制造方法,半导体装置包含在基材上的第一纳米结构及与第一纳米结构相邻的第一源极/漏极区域。第一源极/漏极区域包含覆盖第一纳米结构的第一侧壁的第一磊晶层。第一磊晶层具有第一浓度的第一掺质。在剖面视图中,相对于第一纳米结构的第一侧壁,第一磊晶层具有圆凸状轮廓。在剖面视图中,第一源极/漏极区域还包含覆盖第一磊晶层的圆凸状轮廓的第二磊晶层。第二磊晶层具有第二浓度的第一掺质,且第二浓度不同于第一浓度。
-
公开(公告)号:CN114937635A
公开(公告)日:2022-08-23
申请号:CN202110761350.X
申请日:2021-07-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L21/67
Abstract: 本文描述制造半导体装置的系统和方法。该方法包括在基板中的鳍片之间形成凹槽,且在鳍片上方且在凹槽中形成介电层。一旦介电层已形成,则在凹槽内的介电层上方形成底部种晶结构,且介电层沿着凹槽的侧壁经暴露。在由下而上的沉积制程中自底部种晶结构生长虚设栅极材料,而不自沿着凹槽的侧壁经暴露的介电层生长虚设栅极材料。
-
公开(公告)号:CN107017299B
公开(公告)日:2019-11-15
申请号:CN201610994207.4
申请日:2016-11-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 一种半导体装置及其制造方法。半导体装置包括一半导体基板。一介电封闭结构形成于半导体基板中。一鳍型场效晶体管装置的一源极/漏极形成于半导体基板上。源极/漏极的一底部区镶嵌至半导体基板中。源极/漏极的底部区具有一V型截面轮廓。源极/漏极的底部区经由半导体基板的部分而与介电封闭结构分离。
-
公开(公告)号:CN104347688A
公开(公告)日:2015-02-11
申请号:CN201310594148.8
申请日:2013-11-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
CPC classification number: H01L29/7848 , H01L21/02532 , H01L21/28518 , H01L21/30604 , H01L21/30608 , H01L21/3065 , H01L21/3086 , H01L21/32053 , H01L21/76843 , H01L21/76855 , H01L21/823425 , H01L27/088 , H01L29/0847 , H01L29/165 , H01L29/167 , H01L29/401 , H01L29/41783 , H01L29/45 , H01L29/456 , H01L29/665 , H01L29/66507 , H01L29/66545 , H01L29/6659 , H01L29/66628 , H01L29/66636 , H01L29/7833 , H01L29/7834
Abstract: 本发明涉及调节MOS器件中的锗百分比的技术。本发明的集成电路结构包括:位于半导体衬底上方的栅极堆叠件,以及延伸到半导体衬底内的开口,其中开口邻近栅极堆叠件。第一硅锗区域设置在开口中,其中,第一硅锗区域具有第一锗百分比。第二硅锗区域覆盖第一硅锗区域,其中,第二硅锗区域具有大于第一锗百分比的第二锗百分比。金属硅化物区域位于第二硅锗区域上方并与第二硅锗区域接触。
-
公开(公告)号:CN115249651A
公开(公告)日:2022-10-28
申请号:CN202210146292.4
申请日:2022-02-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 一种鳍式场效晶体管装置和形成鳍式场效晶体管装置的方法,形成鳍式场效晶体管装置的方法包括:在第一鳍和第二鳍上形成栅极结构;在栅极结构的第一侧形成分别在第一鳍和第二鳍中的第一凹槽和第二凹槽;以及在第一凹槽和第二凹槽中形成源极/漏极区域,包括:在第一凹槽和第二凹槽中形成阻障层;在阻障层上形成第一磊晶材料,其中在第一鳍上的第一磊晶材料的第一部分与在第二鳍上的第一磊晶材料的第二部分空间上隔开;在第一磊晶材料的第一部分和第二部分上形成第二磊晶材料,其中第二磊晶材料从第一鳍连续延伸至第二鳍;以及在第二磊晶材料上形成覆盖层。
-
公开(公告)号:CN114975437A
公开(公告)日:2022-08-30
申请号:CN202110749302.9
申请日:2021-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种纳米结构场效晶体管与其形成的方法,纳米结构场效晶体管包括具有鳍部的基材、隔离区域在基材上并沿鳍部的相异侧、纳米结构在鳍部上、磊晶源极/漏极区相邻于纳米结构、及栅极电极在纳米结构上。磊晶源极/漏极区包括第一半导体材料部分,每个第一半导体材料部分接触至少一个纳米结构的端点,第一半导体材料部分彼此隔开,第一半导体材料部分具有第一掺杂浓度的第一导电型掺杂剂。磊晶源极/漏极区包括第二半导体材料层,第二半导体材料层具有第二掺杂浓度的第一导电型掺杂剂,第二掺杂浓度大于第一掺杂浓度,第二半导体材料层包括覆盖每个第一半导体材料部分的单层。
-
公开(公告)号:CN113851425A
公开(公告)日:2021-12-28
申请号:CN202110087887.2
申请日:2021-01-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238
Abstract: 一种形成半导体元件的方法,包括:在介电层上沉积膜。介电层位于第一鳍片及第二鳍片上方,并且在第一鳍片与第二鳍片之间的沟槽内。方法进一步包括:蚀刻膜的顶部;在蚀刻膜的顶部之后,对介电层执行处理以去除杂质;以及在膜的保留部分上填充沟槽。处理包括用自由基轰击介电层。
-
-
-
-
-
-
-
-
-