-
公开(公告)号：CN113130401A
公开(公告)日：2021-07-16
申请号：CN202110184569.8
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 本公开提供一种半导体结构的形成方法。半导体结构的形成方法包括形成多个第一装置于基板的第一区中，其中每一第一装置具有第一数目的鳍状物；形成多个第二装置于基板的第二区中，且第二区与第一区不同，其中每一第二装置具有第二数目的鳍状物，且第二数目与第一数目不同；形成多个第一凹陷于第一装置的鳍状物中，其中第一凹陷具有第一深度；在形成第一凹陷之后，形成多个第二凹陷于第二装置的鳍状物中，其中第二凹陷的第二深度与第一深度不同；成长第一外延的源极/漏极区于第一凹陷中；以及成长第二外延的源极/漏极区于第二凹陷中。
-
公开(公告)号：CN104733390B
公开(公告)日：2018-06-26
申请号：CN201410800475.9
申请日：2014-12-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L29/78
CPC classification number: H01L29/66803 , H01L21/324
Abstract: 在本发明中描述了用于掺杂FinFET器件的阱的机制的实施例，该实施例利用沉积掺杂膜以掺杂阱区。该机制使得在接近掺杂的阱区的沟道区中维持较低的掺杂剂浓度。结果，可以大大提高晶体管性能。该机制包括在形成晶体管的隔离结构之前沉积掺杂膜。掺杂膜中的掺杂剂用于掺杂靠近鳍的阱区。隔离结构填充有可流动介电材料，在使用微波退火的情况下，可流动介电材料转化为氧化硅。微波退火使得可流动介电材料转化为氧化硅而不会引起掺杂剂扩散。可以实施额外的阱注入以形成深阱。微波退火可用于退火衬底和鳍中的缺陷。本发明涉及用于FinFET阱掺杂的机制。
-
公开(公告)号：CN104681535A
公开(公告)日：2015-06-03
申请号：CN201410706358.6
申请日：2014-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522
Abstract: 上述实施例提供了形成具有低电阻的接触件结构的机制。具有多个子层的应变材料堆叠件用于降低接触件结构下面的导电层的肖特基势垒高度(SBH)。应变材料堆叠件包括SiGe主层、梯度SiGe层、GeB层、Ge层和SiGe顶层。GeB层将肖特基势垒移至GeB和金属锗化物之间的界面，这大大降低了肖特基势垒高度(SBH)。较低的SBH、SiGe顶层中的Ge形成金属锗化物以及GeB层中的高B浓度有助于减小接触件结构下面的导电层的电阻。
-
公开(公告)号：CN115117153A
公开(公告)日：2022-09-27
申请号：CN202210163372.0
申请日：2022-02-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/08 , H01L29/06 , H01L29/417 , H01L29/78 , H01L21/336
Abstract: 本公开涉及晶体管源极/漏极区域及其形成方法。在实施例中，一种器件，包括：纳米结构；以及源极/漏极区域，邻接纳米结构的沟道区域，该源极/漏极区域包括：第一外延层，在纳米结构的侧壁上，该第一外延层包括无锗半导体材料和p型掺杂剂；第二外延层，在第一外延层上，该第二外延层包括含锗半导体材料和p型掺杂剂；以及第三外延层，在第二外延层上，该第三外延层包括含锗半导体材料和p型掺杂剂。
-
公开(公告)号：CN110379855A
公开(公告)日：2019-10-25
申请号：CN201810790101.1
申请日：2018-07-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/06
Abstract: 一实施例为半导体结构。半导体结构包含鳍状物于基板上。栅极结构位于鳍状物上。一源极/漏极位于鳍状物中并与栅极结构相邻。源极/漏极包括底层；支援层，位于底层上；以及顶层，位于支援层上。支援层的特性不同于底层与顶层的特性，且特性是材料、自然晶格常数、杂质浓度、和/或合金％含量。
-
Patent Agency Ranking
公开(公告)号：CN104681535B
公开(公告)日：2017-09-29
申请号：CN201410706358.6
申请日：2014-11-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522
Abstract: 上述实施例提供了形成具有低电阻的接触件结构的机制。具有多个子层的应变材料堆叠件用于降低接触件结构下面的导电层的肖特基势垒高度(SBH)。应变材料堆叠件包括SiGe主层、梯度SiGe层、GeB层、Ge层和SiGe顶层。GeB层将肖特基势垒移至GeB和金属锗化物之间的界面，这大大降低了肖特基势垒高度(SBH)。较低的SBH、SiGe顶层中的Ge形成金属锗化物以及GeB层中的高B浓度有助于减小接触件结构下面的导电层的电阻。
-
公开(公告)号：CN104733390A
公开(公告)日：2015-06-24
申请号：CN201410800475.9
申请日：2014-12-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L29/78
CPC classification number: H01L29/66803 , H01L21/324 , H01L21/823493 , H01L27/0886
Abstract: 在本发明中描述了用于掺杂FinFET器件的阱的机制的实施例，该实施例利用沉积掺杂膜以掺杂阱区。该机制使得在接近掺杂的阱区的沟道区中维持较低的掺杂剂浓度。结果，可以大大提高晶体管性能。该机制包括在形成晶体管的隔离结构之前沉积掺杂膜。掺杂膜中的掺杂剂用于掺杂靠近鳍的阱区。隔离结构填充有可流动介电材料，在使用微波退火的情况下，可流动介电材料转化为氧化硅。微波退火使得可流动介电材料转化为氧化硅而不会引起掺杂剂扩散。可以实施额外的阱注入以形成深阱。微波退火可用于退火衬底和鳍中的缺陷。本发明涉及用于FinFET阱掺杂的机制。
-
公开(公告)号：CN119521761A
公开(公告)日：2025-02-25
申请号：CN202410449426.9
申请日：2024-04-15
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及源极/漏极结构掺杂剂集群设计。本公开描述了一种具有带掺杂剂集群的源极/漏极结构的半导体器件。该半导体器件包括衬底上的沟道结构、以及衬底上并临近沟道结构的源极/漏极结构。源极/漏极结构包括衬底上的第一外延层、沟道结构的侧壁和第一外延层上的第二外延层、以及第二外延层上的第三外延层。第二外延层包括沿沟道结构的方向延伸的掺杂剂的集群。
-
公开(公告)号：CN114975437A
公开(公告)日：2022-08-30
申请号：CN202110749302.9
申请日：2021-07-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 一种纳米结构场效晶体管与其形成的方法，纳米结构场效晶体管包括具有鳍部的基材、隔离区域在基材上并沿鳍部的相异侧、纳米结构在鳍部上、磊晶源极/漏极区相邻于纳米结构、及栅极电极在纳米结构上。磊晶源极/漏极区包括第一半导体材料部分，每个第一半导体材料部分接触至少一个纳米结构的端点，第一半导体材料部分彼此隔开，第一半导体材料部分具有第一掺杂浓度的第一导电型掺杂剂。磊晶源极/漏极区包括第二半导体材料层，第二半导体材料层具有第二掺杂浓度的第一导电型掺杂剂，第二掺杂浓度大于第一掺杂浓度，第二半导体材料层包括覆盖每个第一半导体材料部分的单层。
-
公开(公告)号：CN112420703A
公开(公告)日：2021-02-26
申请号：CN202010848363.6
申请日：2020-08-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L29/08 , H01L29/36 , H01L29/78
Abstract: 本发明实施例提供一种半导体装置，其包括从基板延伸而出的鳍片、位于鳍片的通道区之上的栅极堆叠以及位于鳍片中且邻近于通道区的源极/漏极区。源极/漏极区包括接触鳍片侧壁的第一外延层与位于第一外延层上的第二外延层。第一外延层包括以掺质掺杂的硅与锗，且第一外延层具有第一浓度的掺质。第二外延层包括以上述掺质掺杂的硅与锗，且第二外延层具有第二浓度的掺质，第二浓度大于第一浓度。第一外延层与第二外延层具有相同的锗浓度。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.028 seconds)
