-
公开(公告)号：CN110957367B
公开(公告)日：2023-09-22
申请号：CN201910915503.4
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 半导体结构包括第一器件和第二器件。第一器件包括：形成在有源区域上方的第一栅极结构和与第一栅极结构相邻设置的第一空气间隔件。第二器件包括：形成在隔离结构上方的第二栅极结构和与第二栅极结构相邻设置的第二空气间隔件。第一空气间隔件和第二空气间隔件具有不同的尺寸。本发明的实施例还涉及半导体器件和形成半导体器件的方法。
-
公开(公告)号：CN111128741B
公开(公告)日：2023-09-19
申请号：CN201911046623.1
申请日：2019-10-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L21/28 , H01L27/092
Abstract: 本发明公开了一种包括气态间隔件的半导体器件及其形成方法。在一个实施例中，一种方法，包括：在衬底上形成栅极叠层；在所述栅极叠层的侧壁上形成第一栅极间隔件；在所述第一栅极间隔件上形成第二栅极间隔件；移除所述第二栅极间隔件的一部分，保留所述第二栅极间隔件的至少一部分；移除所述第一栅极间隔件，以形成第一开口；以及在移除所述第一栅极间隔件后，通过所述第一开口移除所述第二栅极间隔件的所述保留部分。
-
公开(公告)号：CN113013089A
公开(公告)日：2021-06-22
申请号：CN202011508348.3
申请日：2020-12-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/768 , H01L21/8234
Abstract: 本发明实施例公开了一种半导体装置及半导体装置的制造方法，并针对形成用于相邻鳍式场效晶体管(finFET)的源极/漏极接触插塞。相邻鳍式场效晶体管的源极/漏极区域嵌入层间介电质中，并通过隔离(isolating)相邻鳍式场效晶体管的栅极电极的切割金属栅极(cut‑metal gate，CMG)结构的隔离区域分隔(separated)。前述方法包括使隔离区域凹入；及形成穿过层间介电质的接触插塞开口，以经由接触插塞开口暴露设置在源极/漏极区域上方的接触蚀刻停止层的一部分，且接触蚀刻停止层与隔离区域的材料不同。一旦经暴露，则移除接触蚀刻停止层的一部分，并在接触插塞开口中形成导电材料。导电材料与相邻鳍式场效晶体管的源极/漏极区域接触并与隔离区域接触。
-
公开(公告)号：CN112103289A
公开(公告)日：2020-12-18
申请号：CN202010169087.0
申请日：2020-03-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/28
Abstract: 本文公开一种半导体装置及其制造方法。一种范例性半导体装置包括基板以及设置在基板上的至少两个栅极结构。每个上述至少两个栅极结构包括栅极电极以及沿着栅极电极的侧壁设置的一间隔物。上述间隔物包括再填充部分以及底部部分，其中上述间隔物的再填充部分具有漏斗形状，使得上述间隔物的再填充部分的顶部表面大于上述间隔物的再填充部分的底部表面。且源极/漏极接点被设置在基板上以及上述至少两个栅极结构的上述间隔物之间。
-
公开(公告)号：CN106935488B
公开(公告)日：2019-07-26
申请号：CN201610819304.X
申请日：2016-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033 , H01L21/764
CPC classification number: H01L21/283 , H01L21/30604 , H01L21/3085 , H01L21/823456 , H01L29/4966 , H01L29/517 , H01L29/66545 , H01L29/78
Abstract: 一种半导体结构与其制造方法。制造方法包括：第一、第二及第三沟渠形成于一基板上的一层中。第三沟渠实质上宽于第一及第二沟渠。第一、第二及第三沟渠部分填入一第一导电材料。一第一抗反射材料覆盖于第一、第二及第三沟渠之上。第一抗反射材料有一第一表面形貌变化。执行一第一回蚀刻制程以部分移除第一抗反射材料。之后，一第二抗反射材料覆盖于第一抗反射材料之上。第二抗反射材料有一小于第一表面形貌变化的第二表面形貌变化。执行一第二回蚀刻制程以部分移除第一及第二沟渠中的第二抗反射材料。之后，部分移除第一及第二沟渠中的第一导电材料。
-
Patent Agency Ranking
公开(公告)号：CN108987275A
公开(公告)日：2018-12-11
申请号：CN201710948014.X
申请日：2017-10-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/10 , H01L29/423
Abstract: 提供半导体装置的结构及其制造方法，在第一鳍片上形成第一功函数层，且与相邻的第二鳍片相比，第一功函数层终止于更靠近第一鳍片。在第一功函数层上形成第二功函数层，且与相邻的第一鳍片相比，第二功函数层终止于更靠近第二鳍片。在第二功函数层和第二鳍片上形成第三功函数层。在第三功函数层上形成导电层。
-
公开(公告)号：CN111261523B
公开(公告)日：2023-12-19
申请号：CN201911206686.9
申请日：2019-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 在实施例中，一种方法包括：形成从衬底延伸的鳍，鳍在形成之后具有第一宽度和第一高度；在鳍的沟道区上方形成伪栅极堆叠件；在与沟道区相邻的鳍中生长外延源极/漏极；以及在生长外延源极/漏极之后，用金属栅极堆叠件替换伪栅极堆叠件，在替换之前，鳍的沟道区具有第一宽度和第一高度，在替换之后，鳍的沟道区具有第二宽度和第二高度，第二宽度小于第一宽度，第二高度小于第一高度。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN115966516A
公开(公告)日：2023-04-14
申请号：CN202310082869.4
申请日：2018-04-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L21/28
Abstract: 本公开实施例提供具有侧壁间隔物的集成电路装置，以及具有此间隔物的集成电路装置的形成方法。在一些范例中，此方法包含接收工件，其包含基底和位于基底上的栅极堆叠。形成间隔物于栅极堆叠的侧表面上，间隔物包含低介电常数介电材料的间隔层。形成源极/漏极区于基底内，以及形成源极/漏极接点耦接至源极/漏极区，使得间隔物的间隔层位于源极/漏极接点与栅极堆叠之间。
-
公开(公告)号：CN114220858A
公开(公告)日：2022-03-22
申请号：CN202110824313.9
申请日：2021-07-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明提供一种半导体装置。本发明的半导体装置包括第一源极/漏极结构与第二源极/漏极结构位于基板上；多个通道组件，延伸于第一源极/漏极结构与第二源极/漏极结构之间；多个内侧间隔物结构，与通道组件交错；栅极结构，包覆每一通道组件；半导体衬垫层，夹设于栅极结构与每一内侧间隔物结构之间。
-
公开(公告)号：CN114038899A
公开(公告)日：2022-02-11
申请号：CN202111128744.8
申请日：2021-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78
Abstract: 一种制造半导体器件的方法，包括：在衬底上方形成鳍结构；在鳍结构上方形成牺牲栅极结构；以及蚀刻鳍结构的源极/漏极(S/D)区域以形成S/D凹槽。鳍结构包括交替堆叠的第一半导体层和第二半导体层。该方法还包括：在S/D凹槽中沉积绝缘介电层；在绝缘介电层的底部上方沉积蚀刻保护层；以及部分去除绝缘介电层。该方法还包括在S/D凹槽中生长外延S/D部件。绝缘介电层的底部介于外延S/D部件和衬底之间。本申请的实施例涉及多栅极半导体器件及半导体器件的其形成方法。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.035 seconds)
