-
公开(公告)号：CN113871449A
公开(公告)日：2021-12-31
申请号：CN202110260030.6
申请日：2021-03-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/20 , H01L29/778 , H01L21/335
Abstract: 一种半导体装置和用于制造这种半导体装置的方法，特别是具有用于阻挡电子泄漏且提高阈值电压的后势垒层的高电子迁移率晶体管(HEMT)。在一个实施例中，一种半导体装置包含：氮化镓(GaN)层；在氮化镓层上方的前势垒层；在前势垒层上方形成的源电极、漏电极以及栅电极；在氮化镓层与前势垒层之间的第一界面处的氮化镓层中的2维电子气(2‑DEG)；以及在氮化镓层中的后势垒层，其中后势垒层包括氮化铝(AlN)。
-
公开(公告)号：CN107799433B
公开(公告)日：2020-03-17
申请号：CN201610807369.2
申请日：2016-09-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体制造装置，用以检测并研磨一晶圆的一背表面，该装置包括一研磨模块以及一检测系统。前述研磨模块用以研磨晶圆的背表面，检测系统用以检测晶圆的背表面。其中，前述检测系统固定于研磨模块上并传递一信号至研磨模块，研磨模块接收前述信号并根据信号研磨背表面。
-
公开(公告)号：CN106935488B
公开(公告)日：2019-07-26
申请号：CN201610819304.X
申请日：2016-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/027 , H01L21/033 , H01L21/764
CPC classification number: H01L21/283 , H01L21/30604 , H01L21/3085 , H01L21/823456 , H01L29/4966 , H01L29/517 , H01L29/66545 , H01L29/78
Abstract: 一种半导体结构与其制造方法。制造方法包括：第一、第二及第三沟渠形成于一基板上的一层中。第三沟渠实质上宽于第一及第二沟渠。第一、第二及第三沟渠部分填入一第一导电材料。一第一抗反射材料覆盖于第一、第二及第三沟渠之上。第一抗反射材料有一第一表面形貌变化。执行一第一回蚀刻制程以部分移除第一抗反射材料。之后，一第二抗反射材料覆盖于第一抗反射材料之上。第二抗反射材料有一小于第一表面形貌变化的第二表面形貌变化。执行一第二回蚀刻制程以部分移除第一及第二沟渠中的第二抗反射材料。之后，部分移除第一及第二沟渠中的第一导电材料。
-
公开(公告)号：CN109841618A
公开(公告)日：2019-06-04
申请号：CN201810521136.5
申请日：2018-05-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L29/78 , H01L21/336
Abstract: 描述了切割鳍的方法和由此形成的结构。在实施例中，结构包括位于衬底上的第一鳍和第二鳍以及设置在第一鳍和第二鳍之间的鳍切割填充结构。第一鳍和第二鳍纵向对准。鳍切割填充结构包括位于第一鳍的第一侧壁上的衬垫以及位于衬垫的侧壁上和位于第一鳍的第二侧壁上的绝缘填充材料。衬垫还位于第一鳍的第一侧壁和第一鳍的第二侧壁之间的第一鳍的表面上。本发明实施例涉及半导体结构切割工艺和由此形成的结构。
-
公开(公告)号：CN107799433A
公开(公告)日：2018-03-13
申请号：CN201610807369.2
申请日：2016-09-07
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体制造装置，用以检测并研磨一晶圆的一背表面，该装置包括一研磨模块以及一检测系统。前述研磨模块用以研磨晶圆的背表面，检测系统用以检测晶圆的背表面。其中，前述检测系统固定于研磨模块上并传递一信号至研磨模块，研磨模块接收前述信号并根据信号研磨背表面。
-
Patent Agency Ranking
公开(公告)号：CN103913960B
公开(公告)日：2016-08-31
申请号：CN201310136360.X
申请日：2013-04-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/70141 , G03F9/7084
Abstract: 本发明提供用于集成电路制造的光刻系统的一个实施例。该系统包括衬底工作台，被设计成固定衬底并且可操作地移动衬底；对准模块，包括可操作地生成波长可调节的红外光的可调光源；和接收光的检测器；以及曝光模块，与对准模块集成并且被设计成对涂覆在衬底上的抗蚀层实施曝光处理。本发明还提供了用于光刻对准的系统和方法。
-
公开(公告)号：CN102479789A
公开(公告)日：2012-05-30
申请号：CN201110329741.0
申请日：2011-10-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L29/41783 , H01L21/28518 , H01L21/823418 , H01L21/823468 , H01L21/823814 , H01L21/823864 , H01L27/092 , H01L29/66477 , H01L29/665 , H01L29/6656 , H01L29/78
Abstract: 本发明描述了一种包括半导体衬底和设置在半导体衬底上的栅极堆叠件的半导体器件。第一间隔元件设置在衬底上并且邻接第一栅极堆叠件。在实施例中，第一间隔元件包括氮化硅。第二间隔元件邻近第一间隔元件。在实施例中，第二间隔元件包括氧化硅。提供的凸起源极和第一凸起漏极横向地接触第二间隔元件的侧壁。在实施例中，接触件与第二间隔元件直接接合。
-
公开(公告)号：CN113871449B
公开(公告)日：2025-04-29
申请号：CN202110260030.6
申请日：2021-03-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置和用于制造这种半导体装置的方法，特别是具有用于阻挡电子泄漏且提高阈值电压的后势垒层的高电子迁移率晶体管(HEMT)。在一个实施例中，一种半导体装置包含：氮化镓(GaN)层；在氮化镓层上方的前势垒层；在前势垒层上方形成的源电极、漏电极以及栅电极；在氮化镓层与前势垒层之间的第一界面处的氮化镓层中的2维电子气(2‑DEG)；以及在氮化镓层中的后势垒层，其中后势垒层包括氮化铝(AlN)。
-
公开(公告)号：CN119300403A
公开(公告)日：2025-01-10
申请号：CN202410141338.2
申请日：2024-02-01
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请提供了用于多栅极器件的隔离结构。根据本公开的半导体结构包括：衬底；第一基底鳍和第二基底鳍，从衬底产生；隔离结构，设置在第一基底鳍和第二基底鳍之间；第一多个沟道构件，设置在第一基底鳍之上；第二多个沟道构件，设置在第二基底鳍之上；区域隔离特征，延伸进入衬底；第一栅极结构，环绕第一多个沟道构件中的每一个；第二栅极结构，环绕第二多个沟道构件中的每一个；第一栅极切割特征，延伸穿过第一栅极结构并进入隔离结构；和第二栅极切割特征，延伸所述第二栅极结构并进入隔离结构。第一栅极切割特征和第二栅极切割特征中的每一个与区域隔离特征间隔开。
-
公开(公告)号：CN102376538A
公开(公告)日：2012-03-14
申请号：CN201110031192.9
申请日：2011-01-25
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L27/0629
Abstract: 本发明提供形成多晶硅电阻装置的方法以及半导体装置。在一实施例中，该方法包括在基板第一区形成虚设栅极堆叠，其中虚设栅极堆叠具有虚设栅极堆叠厚度。在基板第二区形成多晶硅电阻，其中多晶硅电阻具有多晶硅电阻厚度，此距离小于虚设栅极堆叠的厚度。在基板第一区中注入掺质以形成源极/漏极区。在多晶硅电阻中注入掺质。在虚设栅极堆叠及多晶硅电阻上形成层间介电层，使其平坦化，而暴露出虚设栅极堆叠而在多晶硅电阻上留下部分的层间介电层。以高介电常数金属栅极取代虚设栅极堆叠，并以层间介电层作为掩模，以保护多晶硅电阻。本发明可降低制造工艺的复杂性及花费。
-
-
-
-
-
-
-
-
-
Search Results
34
records
(took 0.028 seconds)
