-
公开(公告)号：CN109817581B
公开(公告)日：2025-03-25
申请号：CN201811251062.4
申请日：2018-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D84/03 , H01L21/762
Abstract: 一种形成半导体结构的方法包括：在半导体基板中的浅沟槽隔离(STI)材料上方形成多个金属栅极堆叠；形成围绕金属栅极堆叠的栅极间隔件；在浅沟槽隔离材料上方形成层间介电层；凹陷层间介电层与栅极间隔件至低于金属栅极堆叠的顶表面的一高度处；在已凹陷的层间介电层与该栅极间隔件上方形成多个护盔结构；以及在形成护盔结构之后，蚀刻金属栅极堆叠直到到达浅沟槽隔离材料。
-
公开(公告)号：CN113555320B
公开(公告)日：2023-12-08
申请号：CN202110546015.8
申请日：2021-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供一种半导体装置及其形成方法。方法包含在基底上方形成第一鳍状物以及第二鳍状物。方法包含形成横跨第一鳍状物以及第二鳍状物的第一虚置栅极结构，第一虚置栅极结构包含第一虚置栅极介电质以及设置在第一虚置栅极介电质上方的第一虚置栅极。方法包含以栅极隔离结构取代第一虚置栅极的一部分，第一虚置栅极的部分设置在第二鳍状物上方。方法包含移除第一虚置栅极。方法包含移除在第一鳍状物周围的第一虚置栅极介电质的第一部分，同时保持在第二鳍状物周围的第一虚置栅极介电质的第二部分完整。方法包含形成横跨第一鳍状物以及第二鳍状物的栅极部件，其中栅极隔离结构与栅极部件相交。
-
公开(公告)号：CN111106000B
公开(公告)日：2022-10-04
申请号：CN201910253134.7
申请日：2019-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
Abstract: 本公开涉及形成半导体器件的方法。一种形成半导体器件的方法包括：刻蚀栅极堆叠以形成延伸到栅极堆叠中的沟槽；在栅极堆叠的侧壁上形成电介质层，并且侧壁暴露于沟槽；以及刻蚀电介质层以移除沟槽的底部的电介质层的第一部分。在刻蚀电介质层之后，栅极堆叠的侧壁上的电介质层的第二部分保留。在移除电介质层的第一部分之后，移除电介质层的第二部分以露出栅极堆叠的侧壁。用电介质区域填充沟槽以形成电介质区域，其中，电介质区域接触栅极堆叠的侧壁。
-
公开(公告)号：CN114975121A
公开(公告)日：2022-08-30
申请号：CN202210292168.9
申请日：2022-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 半导体装置与其制作方法关于形成沟槽于半导体装置的鳍状物(如鳍状场效晶体管装置的鳍状物)上，并形成多层介电结构于沟槽中。依据应用可控制多层介电结构的轮廓，以减少阴影效应并减少切割失败的风险，并具有其他可能的优点。多层介电结构可包含两层、三层、或任何数目的层状物，且可具有阶状轮廓、线性轮廓、或任何其他种类的轮廓。
-
公开(公告)号：CN118899221A
公开(公告)日：2024-11-05
申请号：CN202410677765.2
申请日：2024-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/3065 , H01L29/78
Abstract: 提供一种制造及蚀刻半导体装置的方法。一种用于制造半导体装置的示例性方法包含在半导体基板的密集区及隔离区中形成鳍片；进行电浆干式蚀刻工艺以移除密集区中的至少一个选定鳍片的一部分，从而在密集区中形成第一沟槽，且移除隔离区中的至少一个选定鳍片的一部分，从而在隔离区中形成第二沟槽，其中电浆干式蚀刻工艺包含：进行钝化取向工艺及蚀刻剂取向工艺；以及控制钝化取向工艺及蚀刻剂取向工艺以形成具有第一临界尺寸及第一深度的第一沟槽，并形成具有第二临界尺寸及第二深度的第二沟槽。
-
Patent Agency Ranking
公开(公告)号：CN111106000A
公开(公告)日：2020-05-05
申请号：CN201910253134.7
申请日：2019-03-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
Abstract: 本公开涉及形成半导体器件的方法。一种形成半导体器件的方法包括：刻蚀栅极堆叠以形成延伸到栅极堆叠中的沟槽；在栅极堆叠的侧壁上形成电介质层，并且侧壁暴露于沟槽；以及刻蚀电介质层以移除沟槽的底部的电介质层的第一部分。在刻蚀电介质层之后，栅极堆叠的侧壁上的电介质层的第二部分保留。在移除电介质层的第一部分之后，移除电介质层的第二部分以露出栅极堆叠的侧壁。用电介质区域填充沟槽以形成电介质区域，其中，电介质区域接触栅极堆叠的侧壁。
-
公开(公告)号：CN109860115A
公开(公告)日：2019-06-07
申请号：CN201810951405.1
申请日：2018-08-21
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在此揭示一种集成电路装置结构的切割方法，特别是用于鳍式场效晶体管(FinFET)的金属栅极切割技术。示例性的方法包括接收集成电路装置结构，此集成电路装置结构包括基板、设置于基板上方的一或多个鳍片、设置于鳍片上方的多个栅极结构、设置于栅极结构之间并与栅极结构相邻的介电层、以及设置于栅极结构上方的图案化层。栅极结构横跨鳍片，并包括第一栅极结构及第二栅极结构。方法进一步包括：在图案化层中形成开口以暴露第一栅极结构的一部分、第二栅极结构的一部分以及介电层的一部分，移除第一栅极结构的暴露部分、第二栅极结构的暴露部分以及介电层的暴露部分。
-
公开(公告)号：CN116799067A
公开(公告)日：2023-09-22
申请号：CN202310557544.7
申请日：2023-05-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本公开涉及半导体器件结构及其形成方法。描述了一种半导体器件结构以及形成这种结构的方法。该结构包括设置在半导体衬底之上的鳍，并且所述鳍具有第一宽度。该结构还包括设置在鳍周围的隔离区域，设置在鳍和隔离区域之上的栅极电极，以及设置在栅极电极中的填充材料。填充材料与半导体衬底的一部分的顶表面接触，顶表面具有包括基本平坦截面的至少一部分，并且顶表面的该部分具有显著大于第一宽度的第二宽度。
-
公开(公告)号：CN113555320A
公开(公告)日：2021-10-26
申请号：CN202110546015.8
申请日：2021-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供一种半导体装置及其形成方法。方法包含在基底上方形成第一鳍状物以及第二鳍状物。方法包含形成横跨第一鳍状物以及第二鳍状物的第一虚置栅极结构，第一虚置栅极结构包含第一虚置栅极介电质以及设置在第一虚置栅极介电质上方的第一虚置栅极。方法包含以栅极隔离结构取代第一虚置栅极的一部分，第一虚置栅极的部分设置在第二鳍状物上方。方法包含移除第一虚置栅极。方法包含移除在第一鳍状物周围的第一虚置栅极介电质的第一部分，同时保持在第二鳍状物周围的第一虚置栅极介电质的第二部分完整。方法包含形成横跨第一鳍状物以及第二鳍状物的栅极部件，其中栅极隔离结构与栅极部件相交。
-
公开(公告)号：CN113206081A
公开(公告)日：2021-08-03
申请号：CN202011329103.4
申请日：2020-11-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
Abstract: 本公开涉及晶体管栅极及其形成方法。一种器件，包括：半导体衬底；以及第一栅极堆叠，该第一栅极堆叠位于半导体衬底之上，该第一栅极堆叠位于第一栅极间隔件和第二栅极间隔件之间。该器件还包括第二栅极堆叠，该第二栅极堆叠位于半导体衬底之上，该第二栅极堆叠位于第一栅极间隔件和第二栅极间隔件之间；以及电介质材料，该电介质材料将第一栅极堆叠与第二栅极堆叠分开。该电介质材料至少部分地位于第一栅极间隔件和第二栅极间隔件之间，电介质材料的上部分的第一宽度大于电介质材料的下部分的第二宽度，并且第一栅极间隔件的上部分的第三宽度小于第一栅极间隔件的下部分的第四宽度。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.025 seconds)
