-
公开(公告)号：CN118899221A
公开(公告)日：2024-11-05
申请号：CN202410677765.2
申请日：2024-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/3065 , H01L29/78
Abstract: 提供一种制造及蚀刻半导体装置的方法。一种用于制造半导体装置的示例性方法包含在半导体基板的密集区及隔离区中形成鳍片；进行电浆干式蚀刻工艺以移除密集区中的至少一个选定鳍片的一部分，从而在密集区中形成第一沟槽，且移除隔离区中的至少一个选定鳍片的一部分，从而在隔离区中形成第二沟槽，其中电浆干式蚀刻工艺包含：进行钝化取向工艺及蚀刻剂取向工艺；以及控制钝化取向工艺及蚀刻剂取向工艺以形成具有第一临界尺寸及第一深度的第一沟槽，并形成具有第二临界尺寸及第二深度的第二沟槽。
-
公开(公告)号：CN119230406A
公开(公告)日：2024-12-31
申请号：CN202410332030.6
申请日：2024-03-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/423
Abstract: 本揭露提供一种半导体装置及其制造方法。在通过金属栅极结构来取代半导体装置的多晶硅虚拟栅极结构的替换栅极工艺后，可以通过接续式扩散边缘上金属(continuous metal on diffusion edge，CMODE)在半导体装置中形成CMODE结构。本揭露所描述的CMODE工艺包括去除金属栅极结构的一部分(相较于去除多晶硅虚拟栅极结构的一部分)，以使得能够在去除金属栅极结构的一部分后产生的凹槽中形成CMODE结构。
-
公开(公告)号：CN118412324A
公开(公告)日：2024-07-30
申请号：CN202311291755.7
申请日：2023-10-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及纳米结构场效应晶体管器件及其形成方法。一种形成半导体器件的方法包括：在第一鳍之上并围绕设置在第一鳍之上的第一沟道区域形成虚设栅极结构；在第一鳍之上围绕虚设栅极结构形成层间电介质(ILD)层；用栅极结构替代虚设栅极结构；在位于第一鳍的相反侧的栅极结构中形成第一电介质插塞和第二电介质插塞，其中第一电介质插塞和第二电介质插塞将栅极结构切割成彼此分开的多个分段；去除栅极结构的位于第一电介质插塞和第二电介质插塞之间的分段以暴露第一沟道区域；去除暴露的第一沟道区域，其中在去除暴露的第一沟道区域之后，在ILD层中形成凹部；以及用电介质材料填充凹部。
-
公开(公告)号：CN119604025A
公开(公告)日：2025-03-11
申请号：CN202410694901.9
申请日：2024-05-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件结构及其形成方法。本公开的实施例涉及在栅极结构中形成隔离结构以防止电流通过源极/漏极区域(EPI)、晶体管和硅衬底泄漏。隔离结构被布置成具有与短隔离结构相邻的长隔离结构的图案。隔离结构可以在替换栅极顺序之前或之后形成在栅极结构中。
-
公开(公告)号：CN119521735A
公开(公告)日：2025-02-25
申请号：CN202410900204.4
申请日：2024-07-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及形成具有低寄生电容和降低的损伤的隔离区域。一种结构，包括：多个半导体区域、彼此直接相邻的第一栅极堆叠和第二栅极堆叠、位于第一栅极堆叠中的第一鳍隔离区域、和位于第二栅极堆叠中的第二鳍隔离区域。第一鳍隔离区域和第二鳍隔离区域具有侧向重叠，该侧向重叠具有等于或大于多个半导体区域的间距的重叠距离。在平行于第一栅极堆叠和第二栅极堆叠的纵向方向上测量重叠距离。多个源极/漏极区域位于第一栅极堆叠和第二栅极堆叠的相反侧上以形成多个晶体管。
-
Patent Agency Ranking
公开(公告)号：CN119947217A
公开(公告)日：2025-05-06
申请号：CN202411013065.X
申请日：2024-07-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请公开了纳米结构场效应晶体管器件及其形成方法。一种形成半导体器件的方法，包括：在突出于衬底上方的鳍之上形成栅极结构；在鳍之上围绕栅极结构形成层间电介质(ILD)层；在栅极结构中在鳍的相对侧上形成第一电介质插塞和第二电介质插塞，以将栅极结构切割成多个分立段；在ILD层之上形成图案化的掩模层，其中，图案化的掩模层的开口使在第一电介质插塞和第二电介质插塞之间插入的栅极结构的段暴露；使用图案化的掩模层作为蚀刻掩模，蚀刻栅极结构的该段以在栅极结构中形成凹部；通过执行各向异性蚀刻工艺以加深该凹部来使该凹部延伸到鳍中；以及在使该凹部延伸之后，用电介质材料填充该凹部。
-
-
公开(公告)号：CN222840005U
公开(公告)日：2025-05-06
申请号：CN202421596178.2
申请日：2024-07-08
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露提供一种半导体装置。半导体装置包含半导体基材；在半导体基材上的第一装置区域，其中第一装置区域包含第一金属栅极，且第一金属栅极在Y方向上延伸至第一金属栅极的第一末端；在半导体基材上并在X方向上与第一装置区域分开的第二装置区域，其中X方向垂直于Y方向；邻接第一装置区域及第二装置区域，且位于第一装置区域与第二装置区域之间的绝缘结构，其中绝缘结构在Y方向上延伸至绝缘结构的第一末端；以及在X方向上延伸的介电结构，其中介电结构邻接第一金属栅极的第一末端与绝缘结构的第一末端。
-
公开(公告)号：CN221057428U
公开(公告)日：2024-05-31
申请号：CN202322432440.1
申请日：2023-09-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02
Abstract: 半导体装置包括第一通道区与第二通道区形成于基板上。第一通道区与第二通道区延伸于第一横向方向中并彼此平行。半导体装置包括介电结构，沿着第二横向方向夹设于第一通道区与第二通道区之间，且第二横向方向垂直于第一横向方向。半导体装置包括第一隔离结构，与第一通道区的下侧部分相邻。半导体装置包括第二隔离结构，与第二通道区的下侧部分相邻。第一隔离结构与第二隔离结构具有高度。介电结构的一部分夹设于第一隔离结构与第二隔离结构之间。第一隔离结构与第二隔离结构各自的上侧部分的最大凹陷距离，与高度的第一比例小于约0.1。
-
公开(公告)号：CN217719609U
公开(公告)日：2022-11-01
申请号：CN202221652114.0
申请日：2022-06-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/772
Abstract: 揭示改进的栅极结构及包括改进的栅极结构的半导体装置。在实施例中，一种半导体装置包括位于半导体基板上方的栅极结构，栅极结构包括高k值介电层；位于高k值介电层上方的栅极；位于高k值介电层及栅极上方且与高k值介电层及栅极接触的导电帽，导电帽的顶表面为凸的；以及位于栅极结构的多个相对侧上的第一栅极间隙物，高k值介电层及导电帽在这些第一栅极间隙物的多个相对侧壁之间延伸。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.024 seconds)
