-
公开(公告)号：CN119894086A
公开(公告)日：2025-04-25
申请号：CN202411119243.7
申请日：2024-08-15
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林子敬
Abstract: 本申请提供用于减轻半导体器件中的布局相关效应的电介质框架结构。本公开描述了具有电介质框架结构的半导体器件。该半导体器件包括：沟道结构，在衬底上并且沿第一方向延伸；栅极结构，在沟道结构上并且沿与第一方向不同的第二方向延伸；电介质框架结构，在衬底上并且与沟道结构平行；以及隔离结构，与栅极结构相邻并且延伸穿过沟道结构到衬底中。电介质框架结构包括延伸穿过栅极结构以将栅极结构分成两部分的电介质材料。隔离结构的端部与电介质框架结构接触。
-
公开(公告)号：CN119604025A
公开(公告)日：2025-03-11
申请号：CN202410694901.9
申请日：2024-05-31
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件结构及其形成方法。本公开的实施例涉及在栅极结构中形成隔离结构以防止电流通过源极/漏极区域(EPI)、晶体管和硅衬底泄漏。隔离结构被布置成具有与短隔离结构相邻的长隔离结构的图案。隔离结构可以在替换栅极顺序之前或之后形成在栅极结构中。
-
公开(公告)号：CN119521735A
公开(公告)日：2025-02-25
申请号：CN202410900204.4
申请日：2024-07-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及形成具有低寄生电容和降低的损伤的隔离区域。一种结构，包括：多个半导体区域、彼此直接相邻的第一栅极堆叠和第二栅极堆叠、位于第一栅极堆叠中的第一鳍隔离区域、和位于第二栅极堆叠中的第二鳍隔离区域。第一鳍隔离区域和第二鳍隔离区域具有侧向重叠，该侧向重叠具有等于或大于多个半导体区域的间距的重叠距离。在平行于第一栅极堆叠和第二栅极堆叠的纵向方向上测量重叠距离。多个源极/漏极区域位于第一栅极堆叠和第二栅极堆叠的相反侧上以形成多个晶体管。
-
公开(公告)号：CN119947151A
公开(公告)日：2025-05-06
申请号：CN202410897873.0
申请日：2024-07-05
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林子敬
IPC: H10D30/01 , H10D64/27 , H10D62/10 , H01L21/033 , H10D30/62
Abstract: 本申请提供了纳米结构场效应晶体管器件及其形成方法。一种形成半导体器件的方法包括：在鳍之上形成栅极结构；在鳍之上围绕栅极结构形成层间电介质(ILD)层；在鳍的相对侧并在栅极结构中形成第一电介质插塞和第二电介质插塞，其中，第一电介质插塞和第二电介质塞将栅极结构切割成多个分立的区段；在ILD层之上形成图案化掩模层，其中，图案化掩模层的开口暴露栅极结构的介于第一电介质插塞和第二电介质插塞之间的区段；使用图案化掩模层作为蚀刻掩模，使用各向同性蚀刻工艺蚀刻栅极结构的区段，以在栅极结构中形成凹部；使凹部延伸到鳍中，其中，使凹部延伸包括执行各向异性蚀刻工艺；以及在使凹部延伸之后，用电介质材料填充凹部。
-
公开(公告)号：CN119514466A
公开(公告)日：2025-02-25
申请号：CN202411401916.8
申请日：2024-10-09
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F30/392 , G06F30/32
Abstract: 本发明提供一种包括用于执行方法的计算机可执行指令的计算机可读媒体。此方法包括：产生包括多个构件的集成电路的示意图，每个构件与一种格式相关联，该格式指示表示相应电路功能的匹配组；将第一装置阵列布局和第二装置阵列布局合并，以形成第三装置阵列布局，第一装置阵列布局对应于共享第一符合群组的构件的第一子集，第二装置阵列布局对应于共享第二匹配组的构件的第二子集，响应于检测到第一装置阵列布局和第二装置阵列布局共享相同的单元类型；形成包围第三装置阵列布局的第一层；在第一层周围插入虚设图案；并进一步插入围绕虚设图案的保护环。
-
Patent Agency Ranking
公开(公告)号：CN118899221A
公开(公告)日：2024-11-05
申请号：CN202410677765.2
申请日：2024-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/3065 , H01L29/78
Abstract: 提供一种制造及蚀刻半导体装置的方法。一种用于制造半导体装置的示例性方法包含在半导体基板的密集区及隔离区中形成鳍片；进行电浆干式蚀刻工艺以移除密集区中的至少一个选定鳍片的一部分，从而在密集区中形成第一沟槽，且移除隔离区中的至少一个选定鳍片的一部分，从而在隔离区中形成第二沟槽，其中电浆干式蚀刻工艺包含：进行钝化取向工艺及蚀刻剂取向工艺；以及控制钝化取向工艺及蚀刻剂取向工艺以形成具有第一临界尺寸及第一深度的第一沟槽，并形成具有第二临界尺寸及第二深度的第二沟槽。
-
公开(公告)号：CN119947217A
公开(公告)日：2025-05-06
申请号：CN202411013065.X
申请日：2024-07-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本申请公开了纳米结构场效应晶体管器件及其形成方法。一种形成半导体器件的方法，包括：在突出于衬底上方的鳍之上形成栅极结构；在鳍之上围绕栅极结构形成层间电介质(ILD)层；在栅极结构中在鳍的相对侧上形成第一电介质插塞和第二电介质插塞，以将栅极结构切割成多个分立段；在ILD层之上形成图案化的掩模层，其中，图案化的掩模层的开口使在第一电介质插塞和第二电介质插塞之间插入的栅极结构的段暴露；使用图案化的掩模层作为蚀刻掩模，蚀刻栅极结构的该段以在栅极结构中形成凹部；通过执行各向异性蚀刻工艺以加深该凹部来使该凹部延伸到鳍中；以及在使该凹部延伸之后，用电介质材料填充该凹部。
-
公开(公告)号：CN119562585A
公开(公告)日：2025-03-04
申请号：CN202410648272.6
申请日：2024-05-23
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林子敬
Abstract: 本公开涉及形成具有低寄生电容和减少损伤的隔离区域。一种方法包括：形成多个半导体区域；形成多个栅极堆叠，其中多个栅极堆叠在多个半导体区域的第一部分上；以及蚀刻多个栅极堆叠以在多个栅极堆叠中形成多个开口。多个开口包括在第一栅极堆叠中的第一开口和在第二栅极堆叠中的第二开口。第一开口和第二开口彼此紧邻，并且具有重叠，重叠距离等于或大于多个半导体区域的节距。多个半导体区域被蚀刻以将多个开口向下延伸到电介质隔离区域之间，随后填充多个开口来形成鳍隔离区域。栅极隔离区域与鳍隔离区域间隔开。
-
公开(公告)号：CN119384037A
公开(公告)日：2025-01-28
申请号：CN202410695151.7
申请日：2024-05-31
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林子敬
Abstract: 本公开描述了具有电介质鳍结构的半导体器件。该半导体器件包括在衬底上的沟道结构和在衬底上并且与沟道结构相邻的电介质鳍结构。沟道结构沿第一方向延伸。该电介质鳍结构包括硬质电介质材料，并且沿与第一方向平行的第二方向延伸。该半导体器件还包括延伸穿过沟道结构的隔离结构。隔离结构与电介质鳍结构接触。
-
公开(公告)号：CN119364806A
公开(公告)日：2025-01-24
申请号：CN202410573019.9
申请日：2024-05-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 林子敬
Abstract: 描述了半导体器件结构及其形成方法。该半导体器件结构包括衬底、设置在衬底之上的源极/漏极特征、设置在源极/漏极特征之上的栅极间隔件、以及设置在衬底之上的第一隔离沟槽结构。第一隔离沟槽包括：上部，与栅极间隔件相邻；中部，设置在上部的下方并且与源极/漏极特征的第一侧相邻；以及下部，设置在中部的下方并且延伸到衬底中，其中，下部具有从第一隔离沟槽结构的一侧向外延伸的弓形(bowing)轮廓。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.031 seconds)
