-
公开(公告)号：CN111081767A
公开(公告)日：2020-04-28
申请号：CN201910851852.4
申请日：2019-09-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/10 , H01L29/78 , B82Y40/00
Abstract: 多个所述的实施例提供具有负电容的晶体管、及其制造方法。晶体管包含具有铁电层的栅极结构。铁电层是通过形成厚铁电膜、退火铁电膜以具有所需相态、以及薄化铁电膜至铁电层的所需厚度而形成。此制程确保在不管铁电层厚度的情况下，铁电层将具有铁电性质。
-
公开(公告)号：CN110943131A
公开(公告)日：2020-03-31
申请号：CN201910892082.8
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 揭示了一种半导体元件。半导体元件包括在基板上的多个鳍片。在多个鳍片中每一者的末端表面上形成鳍片末端间隔物。在多个鳍片上形成绝缘层。在多个鳍片中每一者中的源极/漏极空间中形成源极/漏极磊晶层。在绝缘层上形成栅电极层，且栅电极层缠绕每一通道区域。在栅电极层上形成侧壁间隔物。
-
公开(公告)号：CN110875374B
公开(公告)日：2023-04-25
申请号：CN201910329043.7
申请日：2019-04-23
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本揭露描述用于形成栅极全环绕FET元件中源极/漏极区域与纳米线通道区域之间的低电阻接合面的技术。一种半导体结构包括基板、垂直堆叠于基板之上的多个单独半导体纳米线条、邻接多个单独半导体纳米线条中的每一者且侧向接触多个单独半导体纳米线条中的每一者的半导体磊晶区域、至少部分地在多个单独半导体纳米线条之上的栅极结构以及侧向位于半导体磊晶区域与栅极结构之间的介电结构。
-
公开(公告)号：CN113178390A
公开(公告)日：2021-07-27
申请号：CN202110348508.0
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 一种制造半导体器件的方法包括在衬底上方形成鳍结构，该鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。在牺牲栅极结构的任一侧上形成间隔件。去除牺牲栅极结构以在间隔件之间形成沟槽。从沟槽去除第一半导体层，而留下悬置于沟槽中的第二半导体层。在沟槽中的间隔件的侧壁上形成自组装单层。分别环绕悬置的第二半导体层形成界面层。在界面层上以比在自组装单层上更快的沉积速率沉积高k介电层。在高k介电层上方形成金属栅极结构。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN110970427A
公开(公告)日：2020-04-07
申请号：CN201910916836.9
申请日：2019-09-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种半导体装置，包括：在基板上的多个鳍片、在多个鳍片的每一者的端部表面上的鳍片端间隔物插塞及鳍片衬垫层、在多个鳍片上的绝缘层，以及在多个鳍片的每一者中的源极/漏极凹槽中的源极/漏极磊晶层。
-
Patent Agency Ranking
公开(公告)号：CN113555320B
公开(公告)日：2023-12-08
申请号：CN202110546015.8
申请日：2021-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供一种半导体装置及其形成方法。方法包含在基底上方形成第一鳍状物以及第二鳍状物。方法包含形成横跨第一鳍状物以及第二鳍状物的第一虚置栅极结构，第一虚置栅极结构包含第一虚置栅极介电质以及设置在第一虚置栅极介电质上方的第一虚置栅极。方法包含以栅极隔离结构取代第一虚置栅极的一部分，第一虚置栅极的部分设置在第二鳍状物上方。方法包含移除第一虚置栅极。方法包含移除在第一鳍状物周围的第一虚置栅极介电质的第一部分，同时保持在第二鳍状物周围的第一虚置栅极介电质的第二部分完整。方法包含形成横跨第一鳍状物以及第二鳍状物的栅极部件，其中栅极隔离结构与栅极部件相交。
-
公开(公告)号：CN114975121A
公开(公告)日：2022-08-30
申请号：CN202210292168.9
申请日：2022-03-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78
Abstract: 半导体装置与其制作方法关于形成沟槽于半导体装置的鳍状物(如鳍状场效晶体管装置的鳍状物)上，并形成多层介电结构于沟槽中。依据应用可控制多层介电结构的轮廓，以减少阴影效应并减少切割失败的风险，并具有其他可能的优点。多层介电结构可包含两层、三层、或任何数目的层状物，且可具有阶状轮廓、线性轮廓、或任何其他种类的轮廓。
-
公开(公告)号：CN113178390B
公开(公告)日：2024-05-07
申请号：CN202110348508.0
申请日：2021-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 一种制造半导体器件的方法包括在衬底上方形成鳍结构，该鳍结构包括交替堆叠的第一半导体层和第二半导体层。在鳍结构上方形成牺牲栅极结构。在牺牲栅极结构的任一侧上形成间隔件。去除牺牲栅极结构以在间隔件之间形成沟槽。从沟槽去除第一半导体层，而留下悬置于沟槽中的第二半导体层。在沟槽中的间隔件的侧壁上形成自组装单层。分别环绕悬置的第二半导体层形成界面层。在界面层上以比在自组装单层上更快的沉积速率沉积高k介电层。在高k介电层上方形成金属栅极结构。本发明的实施例还涉及半导体器件。
-
公开(公告)号：CN113555320A
公开(公告)日：2021-10-26
申请号：CN202110546015.8
申请日：2021-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供一种半导体装置及其形成方法。方法包含在基底上方形成第一鳍状物以及第二鳍状物。方法包含形成横跨第一鳍状物以及第二鳍状物的第一虚置栅极结构，第一虚置栅极结构包含第一虚置栅极介电质以及设置在第一虚置栅极介电质上方的第一虚置栅极。方法包含以栅极隔离结构取代第一虚置栅极的一部分，第一虚置栅极的部分设置在第二鳍状物上方。方法包含移除第一虚置栅极。方法包含移除在第一鳍状物周围的第一虚置栅极介电质的第一部分，同时保持在第二鳍状物周围的第一虚置栅极介电质的第二部分完整。方法包含形成横跨第一鳍状物以及第二鳍状物的栅极部件，其中栅极隔离结构与栅极部件相交。
-
公开(公告)号：CN111863867A
公开(公告)日：2020-10-30
申请号：CN202010313831.X
申请日：2020-04-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/24
Abstract: 在一些实施例中，提供一种形成集成晶片(IC)的方法。此方法包括在基板上形成层间介电层。第一开口形成于层间介电层及集成晶片的第一区域中。第二开口形成于层间介电层及集成晶片的第二区域中。第一高介电常数介电层形成为内衬第一开口及第二开口。第二介电层形成于第一高介电常数介电层上，并且内衬于第一区域及第二区域中的第一高介电常数介电层。从第一区域去除第二高介电常数介电层。导电层形成于第一高介电常数介电层及第二高介电常数介电层上，其中导电层接触第一区域中的第一高介电常数介电层并接触第二区域中的第二高介电常数介电层。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.027 seconds)
