公开(公告)号：CN110838446A

公开(公告)日：2020-02-25

申请号：CN201910189397.6

申请日：2019-03-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张开泰 ,  李东颖 ,  雲惟胜 ,  王梓仲 ,  何嘉政 ,  林铭祥 ,  陈自强

IPC: H01L21/336

Abstract: 一种半导体装置的制造方法。在半导体装置的制造方法中，第一隔离绝缘层是形成在鳍片之间。虚设氧化层是形成在鳍片及第一隔离绝缘层上。多晶硅层是形成在鳍片上及在鳍片的边缘区域上，其中鳍片的边缘区域是在鳍片的纵向方向的一端上。侧壁间隙壁层是形成在多晶硅层上。鳍片的源极/漏极区域是被蚀刻。源极/漏极区域是未被侧壁间隙壁层所覆盖，借以形成源极/漏极空间。源极/漏极磊晶层是形成在源极/漏极空间内。层间介电层是形成在源极/漏极磊晶层上。多晶硅层是被蚀刻。间隙壁虚设栅极层是形成在多晶硅层上。

公开(公告)号：CN110783403A

公开(公告)日：2020-02-11

申请号：CN201910299931.9

申请日：2019-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张开泰 ,  李东颖

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06

Abstract: 在一半导体元件的制造方法中，蚀刻半导体基材以形成沟渠，借此沟渠定义出通道部。沉积硬罩幕层于通道部的侧壁上。非等向性地蚀刻半导体基材，以加深沟渠，借此加深的沟渠进一步定义出位于通道部与硬罩幕层下方的基部。将硬罩幕层从通道部的侧壁移除。以隔离材料填充加深的沟渠。凹入隔离材料以形成隔离结构，其中通道部凸出于隔离结构。

公开(公告)号：CN110957275B

公开(公告)日：2022-05-27

申请号：CN201910917170.9

申请日：2019-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  张开泰 ,  萧孟轩

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本揭露描述的实施方式描述由个别形成的纳米线半导体带的堆叠形成栅极全环(“GAA”)元件的技术，即集成电路及其制造方法。个别形成的纳米线半导体带未各别栅极全环元件量身订做。形成沟渠于磊晶层的第一堆叠中，以定义出形成磊晶层的第二堆叠的空间。将沟渠底部修改成在形状或结晶晶面取向上具有确定或已知参数。利用沟渠底部的已知参数选择适合制程来以相对平坦基底面的方式填充沟渠底部。

公开(公告)号：CN112750704A

公开(公告)日：2021-05-04

申请号：CN202011187912.6

申请日：2020-10-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李东颖 ,  张开泰

IPC: H01L21/336 ,  H01L29/06 ,  H01L29/08 ,  H01L29/78

Abstract: 本公开提供一种半导体装置结构的形成方法。方法包括提供基板、第一纳米结构与第二纳米结构。方法包括形成隔离层于基底上。方法包括形成栅极介电层于第一纳米结构、第二纳米结构、鳍状物与隔离层上。方法包括形成栅极层于第一部分上。方法包括形成间隔物层。方法包括移除栅极介电层的第二部分与隔离层的第一上侧部分，以形成空间于鳍状物与间隔物层之间。方法包括形成源极/漏极结构于空间之中以及第一纳米结构与第二纳米结构之上。

公开(公告)号：CN111128736A

公开(公告)日：2020-05-08

申请号：CN201911031414.X

申请日：2019-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  陈奕升 ,  江宏礼 ,  陈自强 ,  张开泰

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 一种半导体元件的制造方法及其元件。半导体元件的制造方法包括：形成鳍结构，具有下鳍结构和设置在下鳍结构上的上鳍结构。上鳍结构包括交替堆叠的多个第一半导体层和多个第二半导体层。第一半导体层被部分地蚀刻以减少第一半导体层的宽度。形成氧化物层在上鳍结构上。形成牺牲栅极结构在具有氧化物层的上鳍结构上。形成源极/漏极磊晶层在鳍结构的源极/漏极区域上。去除牺牲栅极结构以形成栅极空间。去除氧化物层以暴露栅极空间中的第二半导体层。形成栅极结构在栅极空间中的第二半导体层的周围。

公开(公告)号：CN103219340A

公开(公告)日：2013-07-24

申请号：CN201210192137.2

申请日：2012-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余绍铭 ,  张长昀 ,  张志豪 ,  陈欣志 ,  张开泰 ,  谢铭峰 ,  吕奎亮 ,  林以唐

IPC: H01L27/085 ,  H01L21/762

CPC classification number: H01L29/7848 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了一种半导体结构。该半导体结构包括半导体衬底；形成在半导体衬底中的隔离部件；形成在所述半导体衬底中的第一有源区和第二有源区，其中所述第一有源区和第二有源区在第一方向延伸并且通过所述隔离部件彼此分隔；以及设置在隔离部件上的伪栅极，其中所述伪栅极在第一方向从一侧延伸至所述第一有源区并且从另一侧延伸至所述第二有源区。本发明还公开了用于具有线端延长的晶体管的结构和方法。

公开(公告)号：CN111128736B

公开(公告)日：2023-04-11

申请号：CN201911031414.X

申请日：2019-10-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑兆钦 ,  陈奕升 ,  江宏礼 ,  陈自强 ,  张开泰

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/06

Abstract: 一种半导体元件的制造方法及其元件。半导体元件的制造方法包括：形成鳍结构，具有下鳍结构和设置在下鳍结构上的上鳍结构。上鳍结构包括交替堆叠的多个第一半导体层和多个第二半导体层。第一半导体层被部分地蚀刻以减少第一半导体层的宽度。形成氧化物层在上鳍结构上。形成牺牲栅极结构在具有氧化物层的上鳍结构上。形成源极/漏极磊晶层在鳍结构的源极/漏极区域上。去除牺牲栅极结构以形成栅极空间。去除氧化物层以暴露栅极空间中的第二半导体层。形成栅极结构在栅极空间中的第二半导体层的周围。

公开(公告)号：CN114256290A

公开(公告)日：2022-03-29

申请号：CN202110458742.9

申请日：2021-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张开泰 ,  李东颖

IPC: H01L27/24

Abstract: 提供一种存储单元、包括存储单元的半导体器件及其制造方法。存储单元包括一对金属层、绝缘层、存储层、选择器层及字线。一对金属层在第一方向上延伸。一对金属层中的第一金属层被设置成与一对金属层中的第二金属层接触。第一金属层包含第一材料。第二金属层包含第二材料。第二金属层相对于第一金属层沿着与第一方向垂直的第二方向在侧向上突出。绝缘层在第一方向上延伸且设置在一对金属层的顶部上。存储层共形地覆盖一对金属层的侧边。选择器层设置在存储层上。字线在一对金属层之上在选择器层上沿着第二方向延伸。

公开(公告)号：CN103117243B

公开(公告)日：2016-06-08

申请号：CN201210074766.5

申请日：2012-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张开泰 ,  陈颐珊 ,  陈欣志 ,  柯志欣 ,  万幸仁

IPC: H01L21/762

CPC classification number: H01L21/02653 ,  H01L21/02639 ,  H01L21/0337 ,  H01L21/76224 ,  H01L21/76229

Abstract: 一种方法，包括：在衬底上方形成硬掩模，图案化硬掩模以形成第一多个沟槽，以及在第一多个沟槽内填充有介电材料以形成多个介电区域。从多个介电区域之间去除硬掩模，其中，通过去除硬掩模留下第二多个沟槽。实施外延步骤以在第二多个沟槽内生长半导体材料。本发明还提供了反调STI形成。

公开(公告)号：CN103219340B

公开(公告)日：2016-04-20

申请号：CN201210192137.2

申请日：2012-06-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 余绍铭 ,  张长昀 ,  张志豪 ,  陈欣志 ,  张开泰 ,  谢铭峰 ,  吕奎亮 ,  林以唐

IPC: H01L27/085 ,  H01L21/762

CPC classification number: H01L29/7848 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823878 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/1608 ,  H01L29/161 ,  H01L29/165 ,  H01L29/41783 ,  H01L29/41791 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795 ,  H01L29/785

Abstract: 本发明提供了一种半导体结构。该半导体结构包括半导体衬底；形成在半导体衬底中的隔离部件；形成在所述半导体衬底中的第一有源区和第二有源区，其中所述第一有源区和第二有源区在第一方向延伸并且通过所述隔离部件彼此分隔；以及设置在隔离部件上的伪栅极，其中所述伪栅极在第一方向从一侧延伸至所述第一有源区并且从另一侧延伸至所述第二有源区。本发明还公开了用于具有线端延长的晶体管的结构和方法。