公开(公告)号：CN115763520A

公开(公告)日：2023-03-07

申请号：CN202211033884.1

申请日：2022-08-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄玉莲 ,  刘皓恒 ,  张博钦 ,  陈颐珊 ,  蔡明桓

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 方法包括形成从衬底突出的第一鳍和第二鳍；形成围绕第一鳍和第二鳍的隔离层；在第一鳍上外延生长第一外延区域并且在第二鳍上外延生长第二外延区域，其中，第一外延区域和第二外延区域合并在一起；对第一外延区域和第二外延区域执行蚀刻工艺，其中，蚀刻工艺将第一外延区域与第二外延区域分隔开；在第一外延区域与第二外延区域之间沉积介电材料；以及形成在第一鳍上方延伸的第一栅极堆叠件。本申请的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN111261510A

公开(公告)日：2020-06-09

申请号：CN201911212801.3

申请日：2019-12-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈颐珊 ,  刘皓恒

IPC: H01L21/3065 ,  H01L21/308 ,  H01L21/311 ,  H01L21/027

Abstract: 一种半导体装置制造方法。此方法包括形成第一介电层和在第一介电层上方形成第一半导体层。图案化第一半导体层以形成图案化的第一半导体层。使用图案化的第一半导体层来图案化第一介电层，以形成图案化的第一介电层。在图案化的第一介电层和图案化的第一半导体层上方形成第二半导体层。

公开(公告)号：CN115206782A

公开(公告)日：2022-10-18

申请号：CN202210362774.3

申请日：2022-04-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗伊辰 ,  陈颐珊 ,  杨智凯 ,  林斌彦

IPC: H01L21/027 ,  H01L21/033

Abstract: 本公开涉及一种半导体装置的制造方法。在半导体基底上方形成图案的方法中，在半导体基底上方形成目标层；在目标层上方的遮罩层中形成包含开口的遮罩图案；在开口的内侧侧壁上形成偏移膜；进行单向蚀刻操作，以移除偏移膜的一部分及遮罩层的一部分，以形成偏移开口；以及使用具有偏移开口的遮罩层作为蚀刻遮罩来将目标层图案化，偏移开口的位置从开口的原始位置横向偏移。

公开(公告)号：CN103117243B

公开(公告)日：2016-06-08

申请号：CN201210074766.5

申请日：2012-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张开泰 ,  陈颐珊 ,  陈欣志 ,  柯志欣 ,  万幸仁

IPC: H01L21/762

CPC classification number: H01L21/02653 ,  H01L21/02639 ,  H01L21/0337 ,  H01L21/76224 ,  H01L21/76229

Abstract: 一种方法，包括：在衬底上方形成硬掩模，图案化硬掩模以形成第一多个沟槽，以及在第一多个沟槽内填充有介电材料以形成多个介电区域。从多个介电区域之间去除硬掩模，其中，通过去除硬掩模留下第二多个沟槽。实施外延步骤以在第二多个沟槽内生长半导体材料。本发明还提供了反调STI形成。

公开(公告)号：CN103117243A

公开(公告)日：2013-05-22

申请号：CN201210074766.5

申请日：2012-03-20

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张开泰 ,  陈颐珊 ,  陈欣志 ,  柯志欣 ,  万幸仁

IPC: H01L21/762

CPC classification number: H01L21/02653 ,  H01L21/02639 ,  H01L21/0337 ,  H01L21/76224 ,  H01L21/76229

Abstract: 一种方法，包括：在衬底上方形成硬掩模，图案化硬掩模以形成第一多个沟槽，以及在第一多个沟槽内填充有介电材料以形成多个介电区域。从多个介电区域之间去除硬掩模，其中，通过去除硬掩模留下第二多个沟槽。实施外延步骤以在第二多个沟槽内生长半导体材料。本发明还提供了反调STI形成。