公开(公告)号：CN111261703B

公开(公告)日：2023-04-25

申请号：CN201910866955.8

申请日：2019-09-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  黄侦晃 ,  陈嘉仁 ,  王祥保 ,  古淑瑗

IPC: H01L29/417 ,  H01L29/78 ,  H01L21/336

Abstract: 本公开涉及半导体器件及制造方法。半导体鳍上方的导电栅极被切割成第一导电栅极和第二导电栅极。从第一导电栅极的侧壁移除氧化物，并且将电介质材料施加到侧壁。移除与导电栅极相邻的间隔件以形成空隙，并且利用电介质材料帽盖空隙以形成空气间隔件。

公开(公告)号：CN113889468A

公开(公告)日：2022-01-04

申请号：CN202110918307.X

申请日：2021-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  林士尧 ,  古淑瑗

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 本公开提出一种半导体装置。半导体装置包括第一、第二、第三、与第四晶体管。操作第一与第二晶体管的栅极电压，低于操作第三与第四晶体管的栅极电压。第一与第二晶体管分别具有第一与第二主动栅极结构。第一与第二主动栅极结构沿着第一方向彼此隔有第一栅极隔离结构。第三与第四晶体管分别具有第三与第四主动栅极结构。第三与第四主动栅极结构沿着第一方向彼此隔有第二栅极隔离结构。第一栅极隔离结构的个别侧壁之间沿着第一方向的第一距离的变异，等于第二栅极隔离结构的个别侧壁之间沿着第一方向的第二距离的变异。

公开(公告)号：CN113314526A

公开(公告)日：2021-08-27

申请号：CN202110457644.3

申请日：2021-04-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士尧 ,  林志翰 ,  张书维 ,  蔡雅怡 ,  杨宜伟 ,  古淑瑗

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本公开提供一种半导体装置与其制作方法。半导体装置包括第一半导体鳍状物沿着第一方向延伸。半导体装置包括第二半导体鳍状物亦沿着第一方向延伸。半导体装置包括介电结构位于第一半导体鳍状物与第二半导体鳍状物之间。半导体装置包括栅极隔离结构，垂直地位于介电结构上。半导体装置包括金属栅极层沿着第二方向延伸，且第二方向垂直于第一方向，其中金属栅极层包括越过第一半导体鳍状物的第一部分，与越过第二半导体鳍状物的第二部分。栅极隔离结构使金属栅极层的第一部分与第二部分彼此分开，并包括底部延伸至介电结构中。

公开(公告)号：CN119133215A

公开(公告)日：2024-12-13

申请号：CN202411098085.1

申请日：2024-08-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  吴中书 ,  廖亚威

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/78

Abstract: 一种半导体制造方法，包含：在基板上形成磊晶堆叠，磊晶堆叠包含至少一个牺牲磊晶层及至少一个通道磊晶层；在磊晶堆叠中形成鳍片；在鳍片的多个通道区上形成牺牲栅极堆叠；在牺牲栅极堆叠的多个侧壁上形成多个栅极侧壁间隔物；进行多个前处理操作以从至少一牺牲磊晶层移除多个杂质；凹陷至少一牺牲磊晶层以形成空腔；在空腔中形成内部间隔材料；形成多个源极/栅极特征；移除鳍片中的牺牲栅极堆叠及至少一牺牲磊晶层；以及形成金属栅极以取代牺牲栅极堆叠及至少一牺牲磊晶层，其中内部间隔材料具有足够抵抗磊晶损伤的厚度。

公开(公告)号：CN111106000A

公开(公告)日：2020-05-05

申请号：CN201910253134.7

申请日：2019-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  蔡雅怡 ,  陈嘉仁 ,  魏安祺 ,  古淑瑗

IPC: H01L21/28 ,  H01L21/336

Abstract: 本公开涉及形成半导体器件的方法。一种形成半导体器件的方法包括：刻蚀栅极堆叠以形成延伸到栅极堆叠中的沟槽；在栅极堆叠的侧壁上形成电介质层，并且侧壁暴露于沟槽；以及刻蚀电介质层以移除沟槽的底部的电介质层的第一部分。在刻蚀电介质层之后，栅极堆叠的侧壁上的电介质层的第二部分保留。在移除电介质层的第一部分之后，移除电介质层的第二部分以露出栅极堆叠的侧壁。用电介质区域填充沟槽以形成电介质区域，其中，电介质区域接触栅极堆叠的侧壁。

公开(公告)号：CN109817581B

公开(公告)日：2025-03-25

申请号：CN201811251062.4

申请日：2018-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  曾建华 ,  吴中书 ,  蔡雅怡 ,  陈嘉仁 ,  魏安祺

IPC: H10D84/03 ,  H01L21/762

Abstract: 一种形成半导体结构的方法包括：在半导体基板中的浅沟槽隔离(STI)材料上方形成多个金属栅极堆叠；形成围绕金属栅极堆叠的栅极间隔件；在浅沟槽隔离材料上方形成层间介电层；凹陷层间介电层与栅极间隔件至低于金属栅极堆叠的顶表面的一高度处；在已凹陷的层间介电层与该栅极间隔件上方形成多个护盔结构；以及在形成护盔结构之后，蚀刻金属栅极堆叠直到到达浅沟槽隔离材料。

公开(公告)号：CN118866680A

公开(公告)日：2024-10-29

申请号：CN202410830828.3

申请日：2024-06-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈昭瑄 ,  杨宜伟 ,  蔡昌翰 ,  张书维 ,  古淑瑗 ,  林益安 ,  陈嘉仁

IPC: H01L21/3213 ,  H01L21/8238

Abstract: 提供了处理金属栅极的方法、制造半导体装置的方法、及蚀刻金属的方法，诸如用于处理金属栅极的方法。一种用于蚀刻金属的方法包含在金属上方形成硬遮罩，其中硬遮罩包含界定开口的侧壁；以及进行包含将氮化碳膜沉积于侧壁上及蚀刻金属的循环的电浆蚀刻工艺。

公开(公告)号：CN113555320B

公开(公告)日：2023-12-08

申请号：CN202110546015.8

申请日：2021-05-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林士尧 ,  林志翰 ,  张书维 ,  蔡雅怡 ,  张棋翔 ,  王梓仲 ,  古淑瑗

IPC: H01L21/8238 ,  H01L27/092

Abstract: 提供一种半导体装置及其形成方法。方法包含在基底上方形成第一鳍状物以及第二鳍状物。方法包含形成横跨第一鳍状物以及第二鳍状物的第一虚置栅极结构，第一虚置栅极结构包含第一虚置栅极介电质以及设置在第一虚置栅极介电质上方的第一虚置栅极。方法包含以栅极隔离结构取代第一虚置栅极的一部分，第一虚置栅极的部分设置在第二鳍状物上方。方法包含移除第一虚置栅极。方法包含移除在第一鳍状物周围的第一虚置栅极介电质的第一部分，同时保持在第二鳍状物周围的第一虚置栅极介电质的第二部分完整。方法包含形成横跨第一鳍状物以及第二鳍状物的栅极部件，其中栅极隔离结构与栅极部件相交。

公开(公告)号：CN111106000B

公开(公告)日：2022-10-04

申请号：CN201910253134.7

申请日：2019-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  蔡雅怡 ,  陈嘉仁 ,  魏安祺 ,  古淑瑗

IPC: H01L21/28 ,  H01L21/336

Abstract: 本公开涉及形成半导体器件的方法。一种形成半导体器件的方法包括：刻蚀栅极堆叠以形成延伸到栅极堆叠中的沟槽；在栅极堆叠的侧壁上形成电介质层，并且侧壁暴露于沟槽；以及刻蚀电介质层以移除沟槽的底部的电介质层的第一部分。在刻蚀电介质层之后，栅极堆叠的侧壁上的电介质层的第二部分保留。在移除电介质层的第一部分之后，移除电介质层的第二部分以露出栅极堆叠的侧壁。用电介质区域填充沟槽以形成电介质区域，其中，电介质区域接触栅极堆叠的侧壁。

公开(公告)号：CN115249653A

公开(公告)日：2022-10-28

申请号：CN202210610840.4

申请日：2022-05-31

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  林士尧 ,  古淑瑗

IPC: H01L21/8234

Abstract: 半导体装置的制造方法包括沿着第一方向形成第一半导体鳍状物与第二半导体鳍状物于基板上。方法包括沿着第一方向形成介电鳍状物于第一半导体鳍状物与第二半导体鳍状物之间。方法包括沿着第二方向形成虚置栅极结构以跨过第一半导体鳍状物、第二半导体鳍状物、与介电鳍状物，且第二方向垂直于第一方向。方法包括进行多个阶段的蚀刻制程，移除介电鳍状物上的虚置栅极结构的一部分以形成沟槽。每一阶段含有非等向蚀刻与等向蚀刻的组合，使沟槽的个别内侧侧壁之间沿着第二方向的距离变化在阀值内。