公开(公告)号：CN113594092B

公开(公告)日：2024-06-11

申请号：CN202110545051.2

申请日：2021-05-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢明哲 ,  黄侦晃 ,  徐绍华 ,  张正忠 ,  李思屏 ,  魏安祺 ,  王祥保 ,  陈嘉仁

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种半导体装置及其形成方法，该方法包括：于基板上方形成虚设栅极堆叠；于虚设栅极堆叠上方形成第一间隔层；氧化第一间隔层的表面以形成牺牲衬层；于牺牲衬层上方形成一或多个第二间隔层；于一或多个第二间隔层上方形成第三间隔层；于第三间隔层上方形成层间介电(inter‑layer dielectric,ILD)层；蚀刻一或多个第二间隔层的至少一部分以形成气隙，气隙插在第三间隔层及第一间隔层之间；形成再填充层以填充气隙的上部。

公开(公告)号：CN113130399A

公开(公告)日：2021-07-16

申请号：CN202011471524.0

申请日：2020-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张正忠 ,  曹修豪 ,  谢明哲 ,  杨舜惠 ,  黄侦晃 ,  魏安祺 ,  陈嘉仁

IPC: H01L21/8238 ,  H01L27/092

Abstract: 本公开实施例提供一种半导体装置的形成方法。半导体装置的形成方法包括：形成突出于基板之上的鳍片，其中鳍片的顶部部分包括膜层堆叠，膜层堆叠包括第一半导体材料与第二半导体材料的交替膜层；于鳍片之上形成虚置栅极结构；于虚置栅极结构两侧的鳍片中形成开口；于开口中形成源极/漏极区；移除虚置栅极结构以露出虚置栅极结构之下的第一半导体材料与第二半导体材料；进行第一蚀刻工艺，以选择性地移除露出的第一半导体材料，其中在第一蚀刻工艺之后，露出的第二半导体材料形成了纳米结构，其中纳米结构各具有第一形状；以及在第一蚀刻工艺之后，进行第二蚀刻工艺，以将各个纳米结构再塑形成与第一形状不同的第二形状。

公开(公告)号：CN109817581A

公开(公告)日：2019-05-28

申请号：CN201811251062.4

申请日：2018-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  曾建华 ,  吴中书 ,  蔡雅怡 ,  陈嘉仁 ,  魏安祺

IPC: H01L21/8234 ,  H01L21/762

Abstract: 一种形成半导体结构的方法包括：在半导体基板中的浅沟槽隔离(STI)材料上方形成金属栅极堆叠；在浅沟槽隔离材料上方形成层间介电层；凹陷层间介电层至低于金属栅极堆叠的顶表面的一高度处；在已凹陷的层间介电层上方形成护盔结构；以及在形成护盔结构之后，蚀刻金属栅极堆叠直到到达浅沟槽隔离材料。

公开(公告)号：CN113140513A

公开(公告)日：2021-07-20

申请号：CN202110048098.8

申请日：2021-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄侦晃 ,  谢明哲 ,  张正忠 ,  徐绍华 ,  张书维 ,  魏安祺 ,  王祥保 ,  陈嘉仁

IPC: H01L21/8238

Abstract: 本公开涉及一种半导体装置的制造方法。揭示了在半导体装置中形成气体间隔物的方法以及包含气体间隔物的半导体装置。根据一实施例，方法包含在基底上方形成栅极堆叠；在栅极堆叠的侧壁上形成第一栅极间隔物；在第一栅极间隔物的侧壁上形成第二栅极间隔物；使用蚀刻制程移除第二栅极间隔物以形成第一开口，蚀刻制程在小于0℃的温度下进行，蚀刻制程使用包含氟化氢的蚀刻溶液；以及在第一栅极间隔物和栅极堆叠上方沉积介电层，介电层在第一开口中密封气体间隔物。

公开(公告)号：CN109817581B

公开(公告)日：2025-03-25

申请号：CN201811251062.4

申请日：2018-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  曾建华 ,  吴中书 ,  蔡雅怡 ,  陈嘉仁 ,  魏安祺

IPC: H10D84/03 ,  H01L21/762

Abstract: 一种形成半导体结构的方法包括：在半导体基板中的浅沟槽隔离(STI)材料上方形成多个金属栅极堆叠；形成围绕金属栅极堆叠的栅极间隔件；在浅沟槽隔离材料上方形成层间介电层；凹陷层间介电层与栅极间隔件至低于金属栅极堆叠的顶表面的一高度处；在已凹陷的层间介电层与该栅极间隔件上方形成多个护盔结构；以及在形成护盔结构之后，蚀刻金属栅极堆叠直到到达浅沟槽隔离材料。

公开(公告)号：CN111106000B

公开(公告)日：2022-10-04

申请号：CN201910253134.7

申请日：2019-03-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  蔡雅怡 ,  陈嘉仁 ,  魏安祺 ,  古淑瑗

IPC: H01L21/28 ,  H01L21/336

Abstract: 本公开涉及形成半导体器件的方法。一种形成半导体器件的方法包括：刻蚀栅极堆叠以形成延伸到栅极堆叠中的沟槽；在栅极堆叠的侧壁上形成电介质层，并且侧壁暴露于沟槽；以及刻蚀电介质层以移除沟槽的底部的电介质层的第一部分。在刻蚀电介质层之后，栅极堆叠的侧壁上的电介质层的第二部分保留。在移除电介质层的第一部分之后，移除电介质层的第二部分以露出栅极堆叠的侧壁。用电介质区域填充沟槽以形成电介质区域，其中，电介质区域接触栅极堆叠的侧壁。

公开(公告)号：CN113594092A

公开(公告)日：2021-11-02

申请号：CN202110545051.2

申请日：2021-05-19

Applicant: 台湾积体电路制造股份有限公司

Inventor： 谢明哲 ,  黄侦晃 ,  徐绍华 ,  张正忠 ,  李思屏 ,  魏安祺 ,  王祥保 ,  陈嘉仁

IPC: H01L21/8238 ,  H01L27/092

Abstract: 一种半导体装置及其形成方法，该方法包括：于基板上方形成虚设栅极堆叠；于虚设栅极堆叠上方形成第一间隔层；氧化第一间隔层的表面以形成牺牲衬层；于牺牲衬层上方形成一或多个第二间隔层；于一或多个第二间隔层上方形成第三间隔层；于第三间隔层上方形成层间介电(inter‑layer dielectric,ILD)层；蚀刻一或多个第二间隔层的至少一部分以形成气隙，气隙插在第三间隔层及第一间隔层之间；形成再填充层以填充气隙的上部。

公开(公告)号：CN113380712A

公开(公告)日：2021-09-10

申请号：CN202110587513.7

申请日：2021-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萧旭明 ,  谢明哲 ,  曹修豪 ,  林纮平 ,  陈哲夫 ,  魏安祺 ,  陈臆仁

IPC: H01L21/8238

Abstract: 用于制造半导体器件的方法包括在衬底上方形成第一鳍。该方法包括在第一鳍上形成伪栅极堆叠件。该方法包括沿着伪栅极堆叠件的侧形成第一栅极间隔件。第一栅极间隔件包括第一介电材料。该方法包括沿着第一栅极间隔件的侧形成第二栅极间隔件。第二栅极间隔件包括半导体材料。该方法包括在与第二栅极间隔件相邻的第一鳍中形成源极/漏极区域。该方法包括去除第二栅极间隔件的至少一部分以形成在第一栅极间隔件和源极/漏极区域之间延伸的空隙。

公开(公告)号：CN112309868A

公开(公告)日：2021-02-02

申请号：CN202010317194.3

申请日：2020-04-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴中书 ,  胥颖亚 ,  潘擎宇 ,  曹修豪 ,  魏安祺 ,  邱远鸿

IPC: H01L21/336 ,  H01L21/8238

Abstract: 一种半导体装置形成方法，包括在基底上形成鳍片，在基底上形成绝缘材料，凹蚀绝缘材料以形成环绕鳍片的隔离区，其中鳍片的上部于隔离区的上方突出，执行修整工艺以减少鳍片的上部的宽度，以及形成延伸至隔离区上方与鳍片的上部的上方的栅极结构。

公开(公告)号：CN116266594A

公开(公告)日：2023-06-20

申请号：CN202310101780.8

申请日：2023-02-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄侦晃 ,  郑郁陵 ,  杨舜惠 ,  魏安祺 ,  陈嘉仁 ,  黄上硕 ,  林佳仪 ,  洪志昌

IPC: H01L27/088 ,  H01L21/8234

Abstract: 本公开描述了一种半导体装置结构及其形成方法。所述结构包括：设置于基板之上的第一通道区；与第一通道区相邻设置的第二通道区；设置于第一及第二通道区中的栅极层；与栅极层相邻设置的第一介电部件。所述第一介电部件包括具有第一厚度的第一介电材料。所述结构更包括设置于第一及第二通道区之间的第二介电部件，其中第二介电部件包括具有实质上小于第一厚度的第二厚度的第二介电材料。所述第二厚度范围为约1nm至约20nm。