公开(公告)号：CN109817581B

公开(公告)日：2025-03-25

申请号：CN201811251062.4

申请日：2018-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  曾建华 ,  吴中书 ,  蔡雅怡 ,  陈嘉仁 ,  魏安祺

IPC: H10D84/03 ,  H01L21/762

Abstract: 一种形成半导体结构的方法包括：在半导体基板中的浅沟槽隔离(STI)材料上方形成多个金属栅极堆叠；形成围绕金属栅极堆叠的栅极间隔件；在浅沟槽隔离材料上方形成层间介电层；凹陷层间介电层与栅极间隔件至低于金属栅极堆叠的顶表面的一高度处；在已凹陷的层间介电层与该栅极间隔件上方形成多个护盔结构；以及在形成护盔结构之后，蚀刻金属栅极堆叠直到到达浅沟槽隔离材料。

公开(公告)号：CN109817581A

公开(公告)日：2019-05-28

申请号：CN201811251062.4

申请日：2018-10-25

Applicant: 台湾积体电路制造股份有限公司

Inventor： 张书维 ,  曾建华 ,  吴中书 ,  蔡雅怡 ,  陈嘉仁 ,  魏安祺

IPC: H01L21/8234 ,  H01L21/762

Abstract: 一种形成半导体结构的方法包括：在半导体基板中的浅沟槽隔离(STI)材料上方形成金属栅极堆叠；在浅沟槽隔离材料上方形成层间介电层；凹陷层间介电层至低于金属栅极堆叠的顶表面的一高度处；在已凹陷的层间介电层上方形成护盔结构；以及在形成护盔结构之后，蚀刻金属栅极堆叠直到到达浅沟槽隔离材料。

公开(公告)号：CN109585306A

公开(公告)日：2019-04-05

申请号：CN201811042898.3

申请日：2018-09-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 房汉文 ,  钟嘉麒 ,  许志贤 ,  曾建华 ,  吴建升 ,  陈俊彦 ,  黄天志 ,  陈韦达 ,  苏雅屏

IPC: H01L21/48

Abstract: 本发明公开一种制造半导体装置的方法。提供包括半导体装置元件的衬底。在所述衬底之上将顶部导电垫及减反射涂层图案化。所述减反射涂层设置在所述顶部导电垫上。在所述衬底及所述减反射涂层之上形成至少一个钝化膜。刻蚀所述至少一个钝化膜及所述减反射涂层以在所述至少一个钝化膜及所述减反射涂层中形成沟槽来暴露出所述顶部导电垫的一部分。