-
公开(公告)号：CN118866680A
公开(公告)日：2024-10-29
申请号：CN202410830828.3
申请日：2024-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/3213 , H01L21/8238
Abstract: 提供了处理金属栅极的方法、制造半导体装置的方法、及蚀刻金属的方法，诸如用于处理金属栅极的方法。一种用于蚀刻金属的方法包含在金属上方形成硬遮罩，其中硬遮罩包含界定开口的侧壁；以及进行包含将氮化碳膜沉积于侧壁上及蚀刻金属的循环的电浆蚀刻工艺。
-
公开(公告)号：CN112750772B
公开(公告)日：2025-01-10
申请号：CN202011172451.5
申请日：2020-10-28
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开涉及半导体器件和方法。一种方法包括：在衬底上形成第一鳍和第二鳍；在所述第一鳍和所述第二鳍之上形成虚设栅极材料；使用第一蚀刻工艺蚀刻所述虚设栅极材料，以在所述第一鳍和所述第二鳍之间形成凹槽，其中，在所述第一蚀刻工艺期间，在所述凹槽的侧壁上形成牺牲材料；用绝缘材料填充所述凹槽；使用第二蚀刻工艺去除所述虚设栅极材料和所述牺牲材料；以及在所述第一鳍之上形成第一替换栅极并在所述第二鳍之上形成第二替换栅极，其中，所述第一替换栅极通过所述绝缘材料与所述第二替换栅极分隔开。
-
公开(公告)号：CN112750772A
公开(公告)日：2021-05-04
申请号：CN202011172451.5
申请日：2020-10-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体器件和方法。一种方法包括：在衬底上形成第一鳍和第二鳍；在所述第一鳍和所述第二鳍之上形成虚设栅极材料；使用第一蚀刻工艺蚀刻所述虚设栅极材料，以在所述第一鳍和所述第二鳍之间形成凹槽，其中，在所述第一蚀刻工艺期间，在所述凹槽的侧壁上形成牺牲材料；用绝缘材料填充所述凹槽；使用第二蚀刻工艺去除所述虚设栅极材料和所述牺牲材料；以及在所述第一鳍之上形成第一替换栅极并在所述第二鳍之上形成第二替换栅极，其中，所述第一替换栅极通过所述绝缘材料与所述第二替换栅极分隔开。
-
公开(公告)号：CN110034180A
公开(公告)日：2019-07-19
申请号：CN201811314088.9
申请日：2018-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 一种半导体装置结构的形成方法，包括：形成一第一虚设栅极堆叠和一第二虚设栅极堆叠于一半导体基板之上；形成一介电层于半导体基板之上以围绕第一虚设栅极堆叠和第二虚设栅极堆叠；移除第一虚设栅极堆叠和第二虚设栅极堆叠以形成一第一沟槽和一第二沟槽于介电层中；分别形成一第一金属栅极堆叠和一第二金属栅极堆叠于第一沟槽和第二沟槽中；部分地移除第一金属栅极堆叠、第二金属栅极堆叠、和介电层以形成一凹陷，其中凹陷穿过第一金属栅极堆叠和第二金属栅极堆叠；以及形成一绝缘结构以至少部分地填充凹陷。
-
公开(公告)号：CN109860112A
公开(公告)日：2019-06-07
申请号：CN201810372943.5
申请日：2018-04-24
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 在此揭露具有切割深度控制的半导体结构及其制作方法。在半导体装置的制作方法中，首先，形成从基材突伸出的鳍片。然后，成长源极/漏极元件于鳍片的两端。接着，沉积跨越鳍片并包围源极/漏极元件的层间介电层。被层间介电层所包围的金属栅极结构是形成于源极/漏极元件之间。接着，进行替换操作，以将层间介电层的一部分替换为隔离材料，而形成相邻于金属栅极结构且位于相邻源极/漏极元件之间的隔离部分。然后，进行金属栅极切割操作，以形成金属栅极结构中的开口和隔离部分中的开口，而绝缘材料是沉积于这些开口中。
-
Patent Agency Ranking
公开(公告)号：CN109841679A
公开(公告)日：2019-06-04
申请号：CN201810596098.X
申请日：2018-06-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
Abstract: 本发明描述了切割栅极结构的方法以及形成的结构。在一个实施例中，结构包括有源区上方的第一和第二栅极结构以及栅极切割填充结构。第一和第二栅极结构平行延伸。有源区包括横向地设置在第一和第二栅极结构之间的源极/漏极区。栅极切割填充结构具有第一和第二主要部分以及中间部分。第一和第二主要部分分别邻接第一和第二栅极结构。中间部分在第一和第二主要部分之间横向地延伸。第一和第二主要部分沿着第一和第二栅极结构的纵向中线的第一和第二宽度中的每一个分别大于中间部分的第三宽度，其中，该第三宽度在第一和第二栅极结构之间的中间并且平行于第一栅极结构的纵向中线。本发明还提供了半导体结构的切割方法以及由此形成的半导体结构。
-
公开(公告)号：CN109786463A
公开(公告)日：2019-05-21
申请号：CN201811355119.5
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 半导体器件及其形成方法包括每个均从衬底延伸的第一鳍和第二鳍。第一栅极段设置在第一鳍上方，并且第二栅极段设置在第二鳍上方。层间介电(ILD)层邻近第一栅极段和第二栅极段。切割区域(例如，第一栅极结构和第二栅极结构之间的开口或间隙)在第一和第二栅极段之间延伸。切割区域具有第一部分和第二部分，第一部分具有第一宽度，第二部分具有第二宽度，第二宽度大于第一宽度。第二部分插入第一和第二栅极段，并且第一部分限定在ILD层内。本发明实施例涉及金属栅极结构及其制造方法。
-
公开(公告)号：CN119997591A
公开(公告)日：2025-05-13
申请号：CN202411789073.3
申请日：2024-12-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H10D84/03 , H01L21/768
Abstract: 本揭露的实施例提供一种半导体装置结构的形成方法。方法包含：在基板上方形成鳍结构；在鳍结构附近形成绝缘材料；在鳍结构及绝缘材料上方沉积栅极介电层；在栅极介电层上沉积栅极电极层；形成穿过栅极电极层及栅极介电层进入绝缘材料的开口；随后执行蚀刻工艺，蚀刻工艺以比栅极电极层更快的速率蚀刻栅极介电层；及用介电材料填充开口。
-
公开(公告)号：CN110034180B
公开(公告)日：2023-05-23
申请号：CN201811314088.9
申请日：2018-11-06
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
Abstract: 一种半导体装置结构的形成方法，包括：形成一第一虚设栅极堆叠和一第二虚设栅极堆叠于一半导体基板之上；形成一介电层于半导体基板之上以围绕第一虚设栅极堆叠和第二虚设栅极堆叠；移除第一虚设栅极堆叠和第二虚设栅极堆叠以形成一第一沟槽和一第二沟槽于介电层中；分别形成一第一金属栅极堆叠和一第二金属栅极堆叠于第一沟槽和第二沟槽中；部分地移除第一金属栅极堆叠、第二金属栅极堆叠、和介电层以形成一凹陷，其中凹陷穿过第一金属栅极堆叠和第二金属栅极堆叠；以及形成一绝缘结构以至少部分地填充凹陷。
-
公开(公告)号：CN109786463B
公开(公告)日：2022-03-04
申请号：CN201811355119.5
申请日：2018-11-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 半导体器件及其形成方法包括每个均从衬底延伸的第一鳍和第二鳍。第一栅极段设置在第一鳍上方，并且第二栅极段设置在第二鳍上方。层间介电(ILD)层邻近第一栅极段和第二栅极段。切割区域(例如，第一栅极结构和第二栅极结构之间的开口或间隙)在第一和第二栅极段之间延伸。切割区域具有第一部分和第二部分，第一部分具有第一宽度，第二部分具有第二宽度，第二宽度大于第一宽度。第二部分插入第一和第二栅极段，并且第一部分限定在ILD层内。本发明实施例涉及金属栅极结构及其制造方法。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.027 seconds)
