-
公开(公告)号：CN111081767A
公开(公告)日：2020-04-28
申请号：CN201910851852.4
申请日：2019-09-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/10 , H01L29/78 , B82Y40/00
Abstract: 多个所述的实施例提供具有负电容的晶体管、及其制造方法。晶体管包含具有铁电层的栅极结构。铁电层是通过形成厚铁电膜、退火铁电膜以具有所需相态、以及薄化铁电膜至铁电层的所需厚度而形成。此制程确保在不管铁电层厚度的情况下，铁电层将具有铁电性质。
-
公开(公告)号：CN108281422A
公开(公告)日：2018-07-13
申请号：CN201810068843.3
申请日：2012-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/10 , H01L29/165 , H01L29/78 , H01L21/8238 , H01L21/336
CPC classification number: H01L29/1054 , H01L21/823807 , H01L21/823821 , H01L27/0924 , H01L29/165 , H01L29/66795 , H01L29/785
Abstract: 本发明提供了具有应变SiGe沟道的半导体和用于制造这种器件的方法。在实施例中，半导体器件包括：衬底，衬底包括至少两个隔离部件；鳍状衬底，位于至少两个隔离部件之间并且位于至少两个隔离部件的上方；以及外延层，位于鳍状衬底的露出部分的上方。根据一方面，外延层可以位于鳍状衬底的顶面和侧面上。根据另一方面，鳍状衬底可以基本上完全位于至少两个隔离部件的上方。
-
公开(公告)号：CN103022103B
公开(公告)日：2016-12-14
申请号：CN201210043838.X
申请日：2012-02-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L21/28
CPC classification number: H01L21/28088 , H01L21/823431 , H01L21/823807 , H01L21/823821 , H01L21/845 , H01L27/0886 , H01L27/0924 , H01L27/1211 , H01L29/66545 , H01L29/7845 , H01L29/785
Abstract: 公开了半导体器件以及用于制造半导体器件的方法。示例性半导体器件包括衬底和设置在衬底上方的3D结构。半导体器件还包括设置在3D结构上方的介电层、设置在介电层上方的WFMG层、以及设置在WFMG层上方的栅极结构。栅极结构横贯3D结构，并且分离3D结构的源极区域和漏极区域。源极和漏极区域在它们之间限定沟道区域。栅极结构引起沟道区域中的应力。
-
公开(公告)号：CN102074506B
公开(公告)日：2014-04-02
申请号：CN201010158400.7
申请日：2010-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8232 , H01L21/28 , H01L21/283
CPC classification number: H01L29/785 , H01L29/41791 , H01L29/66795 , H01L2029/7858
Abstract: 一种鳍式场效应晶体管元件的制作方法，本发明一示范实施例的方法包括提供一基底；形成一鳍结构于基底上方；形成一栅极结构，其中栅极结构位于部分鳍结构上；形成一牺牲偏移保护层于鳍结构的另一部分上方；之后，进行一离子注入工艺。
-
公开(公告)号：CN102237408A
公开(公告)日：2011-11-09
申请号：CN201010534175.2
申请日：2010-11-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/06 , H01L21/336
CPC classification number: H01L29/7848 , H01L21/02529 , H01L21/02532 , H01L21/0262 , H01L21/02636 , H01L21/30604 , H01L21/31 , H01L21/31116 , H01L21/76 , H01L29/0653 , H01L29/0847 , H01L29/0856 , H01L29/0873 , H01L29/1608 , H01L29/165 , H01L29/6653 , H01L29/66553 , H01L29/66795 , H01L29/785 , H01L29/7851
Abstract: 本发明提供在基底上的场效应晶体管与半导体元件的制造方法，场效应晶体管其结构包含栅极堆叠、隔绝结构以及在基底的上表面下方的源极/漏极凹陷空穴，凹陷空穴介于栅极堆叠与隔绝结构之间。凹陷空穴具有较低部分与较高部分，较低部分具有第一应变层与第一介电膜，第一应变层介于隔绝结构与第一介电膜之间，第一介电膜的厚度小于第一应变层的厚度，较高部分具有第二应变层，位于第一应变层与第一介电膜之上。本发明可形成降低缺陷的应变结构，以提升载子的移动率，并且提高元件效能。
-
公开(公告)号：CN102074506A
公开(公告)日：2011-05-25
申请号：CN201010158400.7
申请日：2010-03-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8232 , H01L21/28 , H01L21/283
CPC classification number: H01L29/785 , H01L29/41791 , H01L29/66795 , H01L2029/7858
Abstract: 一种鳍式场效应晶体管元件的制作方法，本发明一示范实施例的方法包括提供一基底；形成一鳍结构于基底上方；形成一栅极结构，其中栅极结构位于部分鳍结构上；形成一牺牲偏移保护层于鳍结构的另一部分上方；之后，进行一离子注入工艺。
-
公开(公告)号：CN117250776A
公开(公告)日：2023-12-19
申请号：CN202310963930.6
申请日：2023-08-02
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种硅光子电路中的波长调谐的方法包括接收总线波导、与总线波导光学耦合的环形谐振器以及在总线波导和环形谐振器上方的介电层。所述方法还包括在第一温度执行第一加热工艺以加热介电层，其中第一加热工艺将环形谐振器的初始谐振波长位移到比初始谐振波长短的第一谐振波长。第一加热工艺将初始谐振波长永久位移到第一谐振波长，第一谐振波长是没有热量施加到环形谐振器时的波长，加热引起介电膜的性质变化，而导致介电膜对光波导产生应力，应力可以用受控的方式改变硅光子装置中的波长，而允许位移来调整谐振波长。
-
公开(公告)号：CN108281422B
公开(公告)日：2021-08-03
申请号：CN201810068843.3
申请日：2012-03-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L29/10 , H01L29/165 , H01L29/78 , H01L21/8238 , H01L21/336
Abstract: 本发明提供了具有应变SiGe沟道的半导体和用于制造这种器件的方法。在实施例中，半导体器件包括：衬底，衬底包括至少两个隔离部件；鳍状衬底，位于至少两个隔离部件之间并且位于至少两个隔离部件的上方；以及外延层，位于鳍状衬底的露出部分的上方。根据一方面，外延层可以位于鳍状衬底的顶面和侧面上。根据另一方面，鳍状衬底可以基本上完全位于至少两个隔离部件的上方。
-
公开(公告)号：CN102386229B
公开(公告)日：2013-11-20
申请号：CN201110049415.4
申请日：2011-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/73 , H01L21/336 , H01L21/331
CPC classification number: H01L27/1211 , H01L29/66265 , H01L29/7317 , H01L29/785
Abstract: 本发明一实施例提供一种集成电路元件与双极结晶体管。集成电路元件包括：一半导体基板；一鳍状结构，配置于半导体基板上，鳍状结构具有一集极部、一射极部与一基极部，基极部位于集极部与射极部之间，其中：集极部为一第一掺杂区，第一掺杂区包括一第一型掺杂物；射极部为一第二掺杂区，第二掺杂区包括第一型掺杂物；以及基极部为一第三掺杂区，第三掺杂区包括一与第一型掺杂物相反的第二型掺杂物；以及一栅极结构，配置于鳍状结构的基极部上。本发明实施例能够提高集成电路元件的电流增益，并且特别适合用于系统整合芯片技术。
-
公开(公告)号：CN102074572B
公开(公告)日：2013-01-30
申请号：CN201010528793.6
申请日：2010-10-25
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/78 , H01L27/088 , H01L21/762
CPC classification number: H01L21/76224 , H01L21/76229 , H01L21/823431 , H01L21/845 , H01L27/0886 , H01L27/1211
Abstract: 一种集成电路结构，包括一基底，其具有一第一部分于一第一元件区中与一第二部分于一第二元件区中；以及两个隔离区于该第一元件区中且于该基底上。所述两个隔离区包括一第一介电材料其具有一第一k值。一半导体条介于所述两个隔离区之间并与所述两个隔离区邻接，随着该半导体条的一顶部部分形成一半导体鳍状物于所述两个隔离区的顶部表面上。一额外的隔离区于该第二元件区中且于该基底上。该额外的隔离区包括一第二介电材料其具有大于该第一k值的一第二k值。通过使用低介电常数材料来形成元件内浅沟槽隔离区，减少了鳍式场效应晶体管的寄生栅极电容并且增加分别的鳍式场效应晶体管的速度。
