-
公开(公告)号：CN101997027A
公开(公告)日：2011-03-30
申请号：CN201010226315.X
申请日：2010-07-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/78 , H01L21/28
CPC classification number: H01L29/4983 , H01L29/6656
Abstract: 本发明提供一种场效应晶体管及其栅结构，场效应晶体管的栅结构包括：一栅电极层；一栅绝缘层，位于该栅电极层之下，且于该栅电极层的相反侧上具有底脚区；以及一密封层，位于该栅结构的侧壁上，其中该密封层覆盖于该底脚区上的一较低部分的一厚度小于该密封层位于该栅电极层的侧壁上的一较高部分的一厚度。本发明所形成的半导体元件(晶体管)的密封结构在基底表面中几乎不具有凹陷。
-
公开(公告)号：CN101673677B
公开(公告)日：2012-08-29
申请号：CN200910169153.8
申请日：2009-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
CPC classification number: H01L29/7848 , H01L21/28079 , H01L21/28088 , H01L21/28123 , H01L29/165 , H01L29/4958 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/6653 , H01L29/6659 , H01L29/66636
Abstract: 本发明提供一种半导体制造方法，该方法包括在制造工艺中界定及/或修改栅极结构高度的步骤。上述栅极高度可在制造工艺中一个或以上的阶段，借由蚀刻包含于上述栅极结构中的多晶硅层的一部分而修改(例如降低)。本发明的方法包括于基板上形成一涂层，且该涂层覆盖上述栅极结构。上述涂层经回蚀而露出部分的上述栅极结构。上述栅极结构(例如多晶硅)经回蚀而降低该栅极结构的高度。本发明的制造方法可提供一较大的栅极蚀刻工艺容许度。此外，上述方法使栅极高度根据特定的装置目的而调整，允许在制造工艺中不同的阶段降低栅极高度。
-
公开(公告)号：CN101807512A
公开(公告)日：2010-08-18
申请号：CN200910252738.6
申请日：2009-12-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/00 , H01L21/66 , H01L21/265
CPC classification number: H01L22/20 , H01L21/67248 , H01L21/67253 , H01L22/12
Abstract: 一种设备包括配置用来执行离子注入工艺的处理室。在处理室内部提供冷却滚筒或静电盘被。冷却滚筒或静电盘被配置用来支撑半导体晶片。冷却滚筒或静电盘具有多个温度区。每个温度区包括位于冷却滚筒或静电盘内部或者与冷却滚筒或静电盘邻近的至少一个流体管道。提供至少两个冷却剂源，每个冷却剂源流体连接到对应的流体管道的一个上，并被配置以在离子注入工艺过程提供对应不同的冷却剂到多个温度区中一个对应的区域中。冷却剂源分别包括不同的冷却或冷冻单元。
-
公开(公告)号：CN102593025B
公开(公告)日：2015-01-07
申请号：CN201210022051.5
申请日：2009-12-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L22/20 , H01L21/67248 , H01L21/67253 , H01L22/12
Abstract: 本发明公开一种半导体晶片的多区域温度控制。本发明还公开一种设备，其包括配置用来执行离子注入工艺的处理室。在处理室内部提供冷却滚筒或静电盘被。冷却滚筒或静电盘被配置用来支撑半导体晶片。冷却滚筒或静电盘具有多个温度区。每个温度区包括位于冷却滚筒或静电盘内部或者与冷却滚筒或静电盘邻近的至少一个流体管道。提供至少两个冷却剂源，每个冷却剂源流体连接到对应的流体管道的一个上，并被配置以在离子注入工艺过程提供对应不同的冷却剂到多个温度区中一个对应的区域中。冷却剂源分别包括不同的冷却或冷冻单元。
-
公开(公告)号：CN118486651A
公开(公告)日：2024-08-13
申请号：CN202311472556.6
申请日：2023-11-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 一种半导体结构的形成方法，可以通过以下方式提供一种半导体结构。在半导体基材上形成半导体鳍片；形成栅极介电质层和栅极电极；在栅极电极上形成硅层；在硅层上形成包含开口的介电质遮罩层；通过执行第一非等向性蚀刻工艺蚀刻开口下方的硅层的一些部位；通过执行第二非等向性蚀刻工艺蚀刻开口下方的栅极电极的一些部位；以及通过执行第三非等向性蚀刻工艺去除开口下方的半导体鳍片的一些部位和半导体基材的一些部位。第三非等向性蚀刻工艺中的非等向性蚀刻步骤包含低压蚀刻步骤，低压蚀刻步骤在5mTorr至50mTorr的总压力范围内进行。
-
Patent Agency Ranking
公开(公告)号：CN101673677A
公开(公告)日：2010-03-17
申请号：CN200910169153.8
申请日：2009-09-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336
CPC classification number: H01L29/7848 , H01L21/28079 , H01L21/28088 , H01L21/28123 , H01L29/165 , H01L29/4958 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/6653 , H01L29/6659 , H01L29/66636
Abstract: 本发明提供一种半导体制造方法，该方法包括在制造工艺中界定及/或修改栅极结构高度的步骤。上述栅极高度可在制造工艺中一个或以上的阶段，借由蚀刻包含于上述栅极结构中的多晶硅层的一部分而修改(例如降低)。本发明的方法包括于基板上形成一涂层，且该涂层覆盖上述栅极结构。上述涂层经回蚀而露出部分的上述栅极结构。上述栅极结构(例如多晶硅)经回蚀而降低该栅极结构的高度。本发明的制造方法可提供一较大的栅极蚀刻工艺容许度。此外，上述方法使栅极高度根据特定的装置目的而调整，允许在制造工艺中不同的阶段降低栅极高度。
-
-
公开(公告)号：CN116799067A
公开(公告)日：2023-09-22
申请号：CN202310557544.7
申请日：2023-05-17
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/423
Abstract: 本公开涉及半导体器件结构及其形成方法。描述了一种半导体器件结构以及形成这种结构的方法。该结构包括设置在半导体衬底之上的鳍，并且所述鳍具有第一宽度。该结构还包括设置在鳍周围的隔离区域，设置在鳍和隔离区域之上的栅极电极，以及设置在栅极电极中的填充材料。填充材料与半导体衬底的一部分的顶表面接触，顶表面具有包括基本平坦截面的至少一部分，并且顶表面的该部分具有显著大于第一宽度的第二宽度。
-
公开(公告)号：CN102593025A
公开(公告)日：2012-07-18
申请号：CN201210022051.5
申请日：2009-12-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L22/20 , H01L21/67248 , H01L21/67253 , H01L22/12
Abstract: 本发明公开一种半导体晶片的多区域温度控制。本发明还公开一种设备，其包括配置用来执行离子注入工艺的处理室。在处理室内部提供冷却滚筒或静电盘被。冷却滚筒或静电盘被配置用来支撑半导体晶片。冷却滚筒或静电盘具有多个温度区。每个温度区包括位于冷却滚筒或静电盘内部或者与冷却滚筒或静电盘邻近的至少一个流体管道。提供至少两个冷却剂源，每个冷却剂源流体连接到对应的流体管道的一个上，并被配置以在离子注入工艺过程提供对应不同的冷却剂到多个温度区中一个对应的区域中。冷却剂源分别包括不同的冷却或冷冻单元。
-
公开(公告)号：CN221573942U
公开(公告)日：2024-08-20
申请号：CN202323225723.5
申请日：2023-11-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/10 , H01L27/088
Abstract: 一种半导体装置包含一基板、两个隔离介电区及一虚设栅极区。两个隔离介电区在基板之上。一虚设栅极区位于两个隔离介电区之间。虚设栅极区包括一沟槽对、一浅沟槽隔离层及一介电层。沟槽对在基板中。浅沟槽隔离层在沟槽对之间。介电层位于沟槽对、浅沟槽隔离层之下的一空间及沟槽对之上的一栅极空间。
-
-
-
-
-
-
-
-
-
Search Results
12
records
(took 0.043 seconds)
