公开(公告)号：CN110660844A

公开(公告)日：2020-01-07

申请号：CN201910576064.9

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶佳灵 ,  陈京玉

IPC: H01L29/20 ,  H01L29/205 ,  H01L21/335 ,  H01L29/778

Abstract: 提供了高电子迁移率晶体管(HEMT)器件及其形成方法。该方法包括在衬底上方形成第一III-V族化合物层。在第一III-V族化合物层上方形成第二III-V族化合物层。第二III-V族化合物层比第一III-V族化合物层具有更大的带隙。在第二III-V族化合物层上方形成第三III-V族化合物层。第三III-V族化合物层和第一III-V族化合物层包括相同的III-V族化合物。沿着第三III-V族化合物层的最顶表面和侧壁形成钝化层。在第二III-V族化合物层上方形成第四III-V族化合物层。第四III-V族化合物层比第一III-V族化合物层具有更大的带隙。本发明的实施例还涉及半导体器件和形成半导体器件的方法。

公开(公告)号：CN113889409A

公开(公告)日：2022-01-04

申请号：CN202110122260.6

申请日：2021-01-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 罗益全 ,  帕拉范苏莫汉塔 ,  陈旻聪 ,  谢江河 ,  陈京玉 ,  叶佳灵

IPC: H01L21/335 ,  H01L29/778 ,  H01L29/10

Abstract: 本发明的实施例是涉及一种半导体结构的形成方法及晶片。应变消除沟槽可在衬底上的外延层生长之前形成于衬底中。沟槽可减少由于外延层材料与衬底材料之间的材料特性的差异(例如，晶格失配、热膨胀系数的差异等)而在外延生长工艺期间出现在外延层上的应力和应变。沟槽所提供的应力和应变消除可减少或除去外延层和衬底中的裂纹和/或其它类型的缺陷，可减少和/或除去衬底的弯曲和翘曲，可减少衬底的断裂等。这可提高外延层的中心到边缘的质量，可以允许外延层生长在较大的衬底上。

公开(公告)号：CN110660844B

公开(公告)日：2022-11-04

申请号：CN201910576064.9

申请日：2019-06-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶佳灵 ,  陈京玉

IPC: H01L29/20 ,  H01L29/205 ,  H01L21/335 ,  H01L29/778

Abstract: 提供了高电子迁移率晶体管(HEMT)器件及其形成方法。该方法包括在衬底上方形成第一III‑V族化合物层。在第一III‑V族化合物层上方形成第二III‑V族化合物层。第二III‑V族化合物层比第一III‑V族化合物层具有更大的带隙。在第二III‑V族化合物层上方形成第三III‑V族化合物层。第三III‑V族化合物层和第一III‑V族化合物层包括相同的III‑V族化合物。沿着第三III‑V族化合物层的最顶表面和侧壁形成钝化层。在第二III‑V族化合物层上方形成第四III‑V族化合物层。第四III‑V族化合物层比第一III‑V族化合物层具有更大的带隙。本发明的实施例还涉及半导体器件和形成半导体器件的方法。

公开(公告)号：CN113871449A

公开(公告)日：2021-12-31

申请号：CN202110260030.6

申请日：2021-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶佳灵 ,  帕拉范苏莫汉塔 ,  陈京玉 ,  谢江河 ,  林育贤

IPC: H01L29/06 ,  H01L29/20 ,  H01L29/778 ,  H01L21/335

Abstract: 一种半导体装置和用于制造这种半导体装置的方法，特别是具有用于阻挡电子泄漏且提高阈值电压的后势垒层的高电子迁移率晶体管(HEMT)。在一个实施例中，一种半导体装置包含：氮化镓(GaN)层；在氮化镓层上方的前势垒层；在前势垒层上方形成的源电极、漏电极以及栅电极；在氮化镓层与前势垒层之间的第一界面处的氮化镓层中的2维电子气(2‑DEG)；以及在氮化镓层中的后势垒层，其中后势垒层包括氮化铝(AlN)。

公开(公告)号：CN113871449B

公开(公告)日：2025-04-29

申请号：CN202110260030.6

申请日：2021-03-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 叶佳灵 ,  帕拉范苏莫汉塔 ,  陈京玉 ,  谢江河 ,  林育贤

IPC: H10D62/10 ,  H10D62/85 ,  H10D30/47 ,  H10D30/01

Abstract: 一种半导体装置和用于制造这种半导体装置的方法，特别是具有用于阻挡电子泄漏且提高阈值电压的后势垒层的高电子迁移率晶体管(HEMT)。在一个实施例中，一种半导体装置包含：氮化镓(GaN)层；在氮化镓层上方的前势垒层；在前势垒层上方形成的源电极、漏电极以及栅电极；在氮化镓层与前势垒层之间的第一界面处的氮化镓层中的2维电子气(2‑DEG)；以及在氮化镓层中的后势垒层，其中后势垒层包括氮化铝(AlN)。

公开(公告)号：CN113284946A

公开(公告)日：2021-08-20

申请号：CN202110116931.8

申请日：2021-01-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王云翔 ,  蔡俊琳 ,  余俊磊 ,  陈柏智 ,  叶佳灵 ,  陈京玉

IPC: H01L29/778 ,  H01L29/06

Abstract: 本公开的各种实施例涉及一种集成芯片，其包含上覆于衬底的未掺杂层。第一阻挡层上覆于未掺杂层。掺杂层上覆于第一阻挡层。此外，第二阻挡层上覆于第一阻挡层，其中第二阻挡层以非零距离从掺杂层的周边横向偏移。第一阻挡层和第二阻挡层包括相同的III‑V半导体材料。第一阻挡层内的第一元素的第一原子百分比小于第二阻挡层内的第一元素的第二原子百分比。