-
公开(公告)号：CN105304632B
公开(公告)日：2018-07-27
申请号：CN201510288803.6
申请日：2015-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L29/7848 , H01L21/30604 , H01L21/30608 , H01L29/0847 , H01L29/165 , H01L29/66636 , H01L29/7834
Abstract: 本发明的些实施例提供了种半导体结构,包括衬底和再生长区域。衬底由具有第晶格常数的第材料制成,并且再生长区域由第材料和第二材料制成,具有不同于第晶格常数的晶格常数。再生长区域部分地位于衬底中。再生长区域具有从衬底的表面处到再生长区域的最宽处的顶点处垂直测量的“尖端深度”,并且尖端深度小于10nm。再生长区域还包括基本由第材料制成的顶层,并且所述顶层基本具有第晶格常数。本发明还提供了种用于制造半导体结构的方法。
-
公开(公告)号：CN103913960B
公开(公告)日：2016-08-31
申请号：CN201310136360.X
申请日：2013-04-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/70141 , G03F9/7084
Abstract: 本发明提供用于集成电路制造的光刻系统的一个实施例。该系统包括衬底工作台，被设计成固定衬底并且可操作地移动衬底；对准模块，包括可操作地生成波长可调节的红外光的可调光源；和接收光的检测器；以及曝光模块，与对准模块集成并且被设计成对涂覆在衬底上的抗蚀层实施曝光处理。本发明还提供了用于光刻对准的系统和方法。
-
公开(公告)号：CN1534529A
公开(公告)日：2004-10-06
申请号：CN03147618.X
申请日：2003-07-09
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G05B19/41875 , G05B2219/32197 , G05B2219/45031 , G06Q10/087 , H01L21/67276 , Y02P80/114 , Y02P90/22
Abstract: 一种控片(Control Wafer)的库存管理方法，至少包括下列步骤：首先，将一控片登入于一数据库中，借以更新该数据库中同种类控片的控片库存量。接着，将该控片用于一制程中。然后，将该控片注销数据库，借以再度更新该数据库中同种类控片的控片库存量。此外，本发明中的上述注销步骤之后还包括根据数据库中其它种类的控片库存量与上下级关系将该控片降级为另一种类。
-
公开(公告)号：CN105280691B
公开(公告)日：2018-07-20
申请号：CN201510104089.0
申请日：2015-03-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/4983 , H01L21/28088
Abstract: 本发明提供了一种半导体结构，该半导体结构包括：设置在衬底上方的栅极结构，其中，栅极结构包括：高k介电层和功函结构。高k介电层包括基部和侧部，侧部从基部的端部延伸，侧部基本上垂直于基部。功函结构包括：设置在高k介电层上方的第一金属；和设置在第一金属上方并且包括底部和从底部的端部延伸的侧壁部分的第二金属，其中，第一金属包括与第二金属不同的材料，并且侧壁部分和底部之间的界面的长度与位于高k介电层内的底部的长度呈预定比率。本发明涉及金属栅极结构及其制造方法。
-
公开(公告)号：CN101025773A
公开(公告)日：2007-08-29
申请号：CN200610087694.2
申请日：2006-05-31
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G06Q10/107 , G06F21/6209
Abstract: 本发明公开一种文件保护方法及系统，其中该文件保护方法包含：由通讯接口取得附加于电子邮件的至少一个附件文件；由文件转换器自动产生包含所述附件文件的可执行文件；由所述文件转换器自动以所述可执行文件取代所述电子邮件的附件文件；以及由所述通讯接口传送所述电子邮件至目的终端，其中，当所述可执行文件被执行时，根据所述目的终端识别码被传送至预定服务器的传送情形以决定是否显示所述附件文件。
-
Patent Agency Ranking
公开(公告)号：CN105304632A
公开(公告)日：2016-02-03
申请号：CN201510288803.6
申请日：2015-05-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238
CPC classification number: H01L29/7848 , H01L21/30604 , H01L21/30608 , H01L29/0847 , H01L29/165 , H01L29/66636 , H01L29/7834 , H01L27/092 , H01L21/8238
Abstract: 本发明的一些实施例提供了一种半导体结构，包括衬底和再生长区域。衬底由具有第一晶格常数的第一材料制成，并且再生长区域由第一材料和第二材料制成，具有不同于第一晶格常数的晶格常数。再生长区域部分地位于衬底中。再生长区域具有从衬底的表面处到再生长区域的最宽处的顶点处垂直测量的“尖端深度”，并且尖端深度小于10nm。再生长区域还包括基本由第一材料制成的顶层，并且所述顶层基本具有第一晶格常数。本发明还提供了一种用于制造半导体结构的方法。
-
公开(公告)号：CN105280691A
公开(公告)日：2016-01-27
申请号：CN201510104089.0
申请日：2015-03-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L29/4983 , H01L21/28088
Abstract: 本发明提供了一种半导体结构，该半导体结构包括：设置在衬底上方的栅极结构，其中，栅极结构包括：高k介电层和功函结构。高k介电层包括基部和侧部，侧部从基部的端部延伸，侧部基本上垂直于基部。功函结构包括：设置在高k介电层上方的第一金属；和设置在第一金属上方并且包括底部和从底部的端部延伸的侧壁部分的第二金属，其中，第一金属包括与第二金属不同的材料，并且侧壁部分和底部之间的界面的长度与位于高k介电层内的底部的长度呈预定比率。本发明涉及金属栅极结构及其制造方法。
-
公开(公告)号：CN103913960A
公开(公告)日：2014-07-09
申请号：CN201310136360.X
申请日：2013-04-18
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G03F7/70141 , G03F9/7084
Abstract: 本发明提供用于集成电路制造的光刻系统的一个实施例。该系统包括衬底工作台，被设计成固定衬底并且可操作地移动衬底；对准模块，包括可操作地生成波长可调节的红外光的可调光源；和接收光的检测器；以及曝光模块，与对准模块集成并且被设计成对涂覆在衬底上的抗蚀层实施曝光处理。本发明还提供了用于光刻对准的系统和方法。
-
公开(公告)号：CN104657533B
公开(公告)日：2018-01-26
申请号：CN201410036107.1
申请日：2014-01-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G06F17/50
CPC classification number: H01L23/5283 , G06F17/5068 , G06F17/5081 , H01L23/5226 , H01L29/4916 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了FEOL/MOL/BEOL中的不同缩放比率。本发明涉及一种通过以不同缩放比率对初始IC设计的FEOL和BEOL进行缩放来生成缩放集成芯片设计的方法，及其相关设备。在一些实施例中，通过形成集成芯片的图示的初始集成芯片（IC）设计来实施方法。初始IC设计具有前道工序（FEOL）部分、后道工序（BEOL）部分和设置在FEOL部分和BEOL部分之间的中间工序（MOL）部分。通过以不同缩放比率对初始集成芯片设计的FEOL部分和BEOL部分进行缩放（即，缩小），并且通过以不同缩放比率对MOL部分内的不同设计层进行缩放来形成缩放集成芯片设计，以避免FEOL部分和BEOL部分之间的未对准误差。
-
公开(公告)号：CN103077887B
公开(公告)日：2016-04-06
申请号：CN201210382936.6
申请日：2012-10-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/8238
CPC classification number: H01L21/28008 , H01L21/823807 , H01L21/823814 , H01L21/823828 , H01L21/823878 , H01L27/0207 , H01L27/088 , H01L27/092
Abstract: 公开了一种用于制造半导体器件的方法。在位于衬底上方的层间电介质(ILD)中的两个有源栅极部件之间形成伪栅极部件。在衬底中形成隔离部件，以及在隔离部件上方形成伪栅极部件。在衬底中的有源栅极部件的边缘处形成源极/漏极(S/D)部件，用于形成晶体管器件。所公开的方法提供了用于降低晶体管器件之间的寄生电容的改进方法。在实施例中，通过将物质引入到伪栅极部件内以增加伪栅极部件的电阻来实现这种改进的形成方法。本发明还提供了一种半导体器件。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.032 seconds)
