-
公开(公告)号：CN112687625A
公开(公告)日：2021-04-20
申请号：CN202011089427.5
申请日：2020-10-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L21/336
Abstract: 公开一种改进的虚设栅极及其形成方法。在一实施例中，其方法包括：在沟槽中沉积第一材料，其中沟槽设置在第一鳍片与第二鳍片之间；蚀刻第一材料以露出沟槽的侧壁的上方部分；以及在第一材料之上沉积第二材料，而第二材料并未沉积在所露出的沟槽的侧壁的上方部分之上。
-
公开(公告)号：CN104347365B
公开(公告)日：2017-06-13
申请号：CN201310535186.6
申请日：2013-11-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/205 , H01L21/3213
CPC classification number: H01L29/205 , H01L21/76224 , H01L29/0649 , H01L29/0688 , H01L29/1054 , H01L29/66795 , H01L29/785
Abstract: 本发明的一个实施例是一种方法，该方法包括在衬底上的沟槽中外延生长第一III‑V族化合物半导体，且在腔室中实施外延生长。第一III‑V族化合物半导体具有包括小平面的第一表面。在外延生长之后，蚀刻第一III‑V族化合物半导体的第一表面以形成第一III‑V族化合物半导体的改性表面。在腔室中原位实施蚀刻第一表面。在第一III‑V族化合物半导体的改性表面上外延生长第二III‑V族化合物半导体。可以在MOCVD腔室中实施第一III‑V族化合物半导体的外延生长，且可以使用HCl气体进行蚀刻。本发明还公开了通过该方法形成的结构。
-
公开(公告)号：CN106206246A
公开(公告)日：2016-12-07
申请号：CN201510256037.5
申请日：2015-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02
CPC classification number: H01L29/0676 , B82Y10/00 , B82Y40/00 , H01L21/0243 , H01L21/02532 , H01L21/02603 , H01L21/02606 , H01L21/0262 , H01L21/02636 , H01L21/02639 , H01L21/3065 , H01L29/0673 , H01L29/16 , H01L29/42392 , H01L29/66439 , H01L29/66742 , H01L29/775 , H01L29/7827 , H01L29/785 , H01L29/78642 , H01L29/78654 , H01L29/78681 , H01L29/78684 , H01L2029/7858
Abstract: 根据本发明的另一个实施例，提供了一种半导体结构。该半导体结构包括：衬底；第一纳米线，位于衬底上方；以及第二纳米线，位于衬底上方并与第一纳米线基本对称。根据本发明的实施例，还提供了一种形成纳米线的方法。
-
公开(公告)号：CN104465756A
公开(公告)日：2015-03-25
申请号：CN201310693713.6
申请日：2013-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/36 , H01L21/336 , H01L21/20
CPC classification number: H01L29/78 , H01L29/0847 , H01L29/66462 , H01L29/7781 , H01L29/7784 , H01L29/7785
Abstract: 本发明公开的晶体管包括栅极端子、源极端子和漏极端子。源极和漏极端子中的至少一个具有分层结构，分层结构包括端子层和中间层。端子层具有顶面和底面。中间层位于端子层内，位于顶面和底面之间并且与顶面和底面间隔开，中间层定向为垂直于电流，并且小于端子层厚度的十分之一。所述端子层和所述中间层包括共同的半导体化合物以及共同的掺杂剂，并且中间层中的掺杂剂的浓度在端子层中的掺杂剂的平均浓度的十倍以上。本发明还提供了MOSFET源极/漏极区中的δ掺杂层。
-
公开(公告)号：CN105895585B
公开(公告)日：2019-07-16
申请号：CN201510755897.3
申请日：2015-11-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L29/06 , H01L29/16 , H01L29/20
CPC classification number: H01L21/763 , H01L21/02381 , H01L21/0243 , H01L21/0245 , H01L21/02494 , H01L21/02532 , H01L21/76224
Abstract: 一种半导体结构包括衬底、至少一个第一外延层和至少一个第二外延层。衬底具有在其中多维布置的多个凹槽。第一外延层至少设置在衬底的凹槽中。第二外延层设置在第一外延层上。本发明实施例涉及半导体结构及其制造方法。
-
Patent Agency Ranking
公开(公告)号：CN104465756B
公开(公告)日：2017-08-08
申请号：CN201310693713.6
申请日：2013-12-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/36 , H01L21/336 , H01L21/20
CPC classification number: H01L29/78 , H01L29/0847 , H01L29/66462 , H01L29/7781 , H01L29/7784 , H01L29/7785
Abstract: 本发明公开的晶体管包括栅极端子、源极端子和漏极端子。源极和漏极端子中的至少一个具有分层结构，分层结构包括端子层和中间层。端子层具有顶面和底面。中间层位于端子层内，位于顶面和底面之间并且与顶面和底面间隔开，中间层定向为垂直于电流，并且小于端子层厚度的十分之一。所述端子层和所述中间层包括共同的半导体化合物以及共同的掺杂剂，并且中间层中的掺杂剂的浓度在端子层中的掺杂剂的平均浓度的十倍以上。本发明还提供了MOSFET源极/漏极区中的δ掺杂层。
-
公开(公告)号：CN105895585A
公开(公告)日：2016-08-24
申请号：CN201510755897.3
申请日：2015-11-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092 , H01L29/06 , H01L29/16 , H01L29/20
CPC classification number: H01L21/763 , H01L21/02381 , H01L21/0243 , H01L21/0245 , H01L21/02494 , H01L21/02532 , H01L21/76224 , H01L27/0922 , H01L21/823807 , H01L29/0657 , H01L29/16 , H01L29/20
Abstract: 一种半导体结构包括衬底、至少一个第一外延层和至少一个第二外延层。衬底具有在其中多维布置的多个凹槽。第一外延层至少设置在衬底的凹槽中。第二外延层设置在第一外延层上。本发明实施例涉及半导体结构及其制造方法。
-
公开(公告)号：CN118352219A
公开(公告)日：2024-07-16
申请号：CN202311208251.4
申请日：2023-09-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/02 , H01L21/316 , H01L21/318 , H01L21/8234 , H01L27/088
Abstract: 本公开涉及金属栅极上的用于防止金属氧化的选择性SiN帽盖。一种半导体制造的方法包括形成被第一氧化硅层围绕的金属栅极，其中金属栅极的金属表面被暴露。该方法还包括将氮化硅层选择性地沉积在金属表面上而不在第一氧化硅层上，以及在第一氧化硅层和氮化硅层上沉积第二氧化硅层。
-
公开(公告)号：CN114975249A
公开(公告)日：2022-08-30
申请号：CN202110923786.4
申请日：2021-08-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本公开涉及半导体结构及其形成方法。一种方法，包括：形成突出高于隔离区域的顶表面的半导体鳍。半导体鳍与半导体条重叠，并且半导体条接触隔离区域。该方法还包括：在半导体鳍的第一部分的侧壁和顶表面上形成栅极堆叠；以及蚀刻半导体鳍和半导体条以形成沟槽。沟槽具有在半导体鳍中的上部和在半导体条中的下部。在沟槽的下部中生长半导体区域。用于生长半导体区域的工艺气体不具有含n型掺杂剂气体和含p型掺杂剂气体两者。在沟槽的上部中生长源极/漏极区域，其中，源极/漏极区域包括p型或n型掺杂剂。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.033 seconds)
