-
公开(公告)号：CN118899312A
公开(公告)日：2024-11-05
申请号：CN202410936238.9
申请日：2024-07-12
Applicant: 台湾积体电路制造股份有限公司
Inventor： 陈维宁
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了半导体结构及其形成方法。根据本公开实施例的半导体结构包括：衬底；第一源极/漏极部件，设置在衬底上；第一接触蚀刻停止层(CESL)，设置在第一源极/漏极部件上；第一介电层，设置在第一CESL上方；蚀刻停止层(ESL)，设置在第一CESL和第一介电层上并且与第一CESL和第一介电层接触；第二源极/漏极部件，设置在ESL上方；第二CESL，设置在第二源极/漏极部件上；第二介电层，设置在第二CESL上方。第一源极/漏极部件包括硅和n型掺杂剂，并且第二源极/漏极部件包括硅锗和p型掺杂剂。本申请的实施例还涉及半导体器件。
-
公开(公告)号：CN109728093B
公开(公告)日：2023-05-16
申请号：CN201810731334.4
申请日：2018-07-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及一种半导体结构，其包括第一晶体管和第二晶体管。所述第一晶体管包括半导体衬底，其具有顶面和所述顶面处的掺杂有第一导电性掺杂剂的第一抗穿通区域。所述第一晶体管进一步包括位于所述半导体衬底的所述顶面上方第一距离处的第一沟道。所述第二晶体管包括所述半导体衬底的所述顶面处的掺杂有第二导电性掺杂剂的第二抗穿通区域。所述第二晶体管进一步包括位于所述半导体衬底的所述顶面上方第二距离处的第二沟道，所述第二距离大于所述第一距离。本发明实施例还涉及一种用于制造本文中所描述的半导体结构的方法。
-
公开(公告)号：CN113192953B
公开(公告)日：2024-02-06
申请号：CN202011410603.0
申请日：2020-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本申请的实施例公开了一种用于减少半导体器件的异质外延界面中的应力引起的缺陷的方法。该方法包括：形成具有鳍部基底的鳍部结构、位于鳍部基底上的超晶格结构；形成位于鳍部结构上的多晶硅栅极结构；形成位于鳍部结构的未由多晶硅栅极结构覆盖的部分内的源极/漏极(S/D)开口；修改第一层的第一表面以弯曲第一表面的轮廓；沉积分别位于第一表面、第二表面、和第三表面上的第一钝化层、第二钝化层、和第三钝化层；形成位于源极/漏极开口内的外延源极/漏极区；以及用金属栅极结构替代多晶硅栅极结构。超晶格结构包括分别具有第一晶格常数和第二晶格常数的第一层和第二层，并且第一晶格常数和第二晶格常数彼此不同。本申请的实施例另一方面提供一种半导体器件。
-
公开(公告)号：CN115566070A
公开(公告)日：2023-01-03
申请号：CN202210956768.0
申请日：2022-08-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78
Abstract: 本发明实施例提出一种半导体装置，半导体装置具有厚度实质上一致的无晶面外延结构。半导体装置包括鳍状结构位于基板上。鳍状结构包括鳍状物底部与鳍状物顶部。鳍状物底部的上表面比鳍状物顶部的下表面宽。半导体装置还包括介电层位于鳍状物顶部上；非晶层位于介电层上；以及外延层。外延层位于非晶层的上表面、非晶层的侧壁表面、介电层、鳍状物顶部、与鳍状物底部的上表面之上。
-
Patent Agency Ranking
公开(公告)号：CN113192953A
公开(公告)日：2021-07-30
申请号：CN202011410603.0
申请日：2020-12-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 本申请的实施例公开了一种用于减少半导体器件的异质外延界面中的应力引起的缺陷的方法。该方法包括：形成具有鳍部基底的鳍部结构、位于鳍部基底上的超晶格结构；形成位于鳍部结构上的多晶硅栅极结构；形成位于鳍部结构的未由多晶硅栅极结构覆盖的部分内的源极/漏极(S/D)开口；修改第一层的第一表面以弯曲第一表面的轮廓；沉积分别位于第一表面、第二表面、和第三表面上的第一钝化层、第二钝化层、和第三钝化层；形成位于源极/漏极开口内的外延源极/漏极区；以及用金属栅极结构替代多晶硅栅极结构。超晶格结构包括分别具有第一晶格常数和第二晶格常数的第一层和第二层，并且第一晶格常数和第二晶格常数彼此不同。本申请的实施例另一方面提供一种半导体器件。
-
公开(公告)号：CN109728093A
公开(公告)日：2019-05-07
申请号：CN201810731334.4
申请日：2018-07-05
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明实施例涉及一种半导体结构，其包括第一晶体管和第二晶体管。所述第一晶体管包括半导体衬底，其具有顶面和所述顶面处的掺杂有第一导电性掺杂剂的第一抗穿通区域。所述第一晶体管进一步包括位于所述半导体衬底的所述顶面上方第一距离处的第一沟道。所述第二晶体管包括所述半导体衬底的所述顶面处的掺杂有第二导电性掺杂剂的第二抗穿通区域。所述第二晶体管进一步包括位于所述半导体衬底的所述顶面上方第二距离处的第二沟道，所述第二距离大于所述第一距离。本发明实施例还涉及一种用于制造本文中所描述的半导体结构的方法。
-
公开(公告)号：CN115566020A
公开(公告)日：2023-01-03
申请号：CN202210956764.2
申请日：2022-08-10
Applicant: 台湾积体电路制造股份有限公司
Inventor： 姆鲁尼尔·阿必吉斯·卡迪尔巴德 , 马哈维 , 张惠政 , 林耕竹 , 陈维宁
IPC: H01L27/088 , H01L29/06 , H01L29/41 , H01L29/423 , H01L21/336 , H01L29/78 , H01L21/8232
Abstract: 一种半导体装置，包括第一类型的第一晶体管装置，其包括第一纳米结构、第一对源极/漏极结构及在第一纳米结构上的第一栅极电极；形成在第一晶体管装置上方的第二类型的第二晶体管装置，其包括在第一纳米结构上方的第二纳米结构、在第一对源极/漏极结构上方的第二对源极/漏极结构及在第二纳米结构上及第一纳米结构上方的第二栅极电极；在第一纳米结构及第二纳米结构之间的第一隔离结构；与第一对源极/漏极结构的顶表面接触的第二隔离结构；以及第二隔离结构及第二对源极/漏极结构之间的籽晶层。
-
公开(公告)号：CN110581171A
公开(公告)日：2019-12-17
申请号：CN201910146340.8
申请日：2019-02-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/775 , H01L29/423 , H01L21/335 , H01L29/786 , H01L21/336 , B82Y10/00
Abstract: 本发明实施例涉及全包覆式栅极结构及其制造方法。本揭露提供全包覆式栅极结构，其包含：半导体鳍片，其具有顶表面；第一纳米线，其在所述顶表面上方；第一空间，其在所述顶表面与所述第一纳米线之间；第N纳米线及第N+1纳米线，其在所述第一纳米线上方；及第二空间，其在所述第N纳米线与所述第N+1纳米线之间。所述第一空间大于所述第二空间。本揭露还提供一种用于制造本文中所描述的所述全包覆式栅极结构的方法。
-
公开(公告)号：CN110970293A
公开(公告)日：2020-04-07
申请号：CN201910894347.8
申请日：2019-09-20
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本公开提供一种制造半导体的方法。方法包括在一腔室中的一基座上定位一基板以及在基板上生长一磊晶特征。生长的操作包括提供一紫外线辐射至基板的一表面的一第一区域，当提供紫外线辐射时，同时地在基板的表面的第一区域上生长磊晶特征的一第一部分并在基板的表面的一第二区域生长磊晶特征的一第二部分。磊晶特征的第一部分的厚度大于磊晶特征的第二部分的厚度。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.024 seconds)
