公开(公告)号：CN112420701A

公开(公告)日：2021-02-26

申请号：CN202010645903.0

申请日：2020-07-07

Applicant: 台湾积体电路制造股份有限公司

Inventor： 于殿圣 ,  崔壬汾 ,  廖忠志 ,  傅英哲

IPC: H01L27/092 ,  H01L21/8238 ,  H01L27/11

Abstract: 在方法的一些实施例中，图案化开口包括：将辐射束投影到第二介电层，辐射束具有开口的图案。在方法的一些实施例中，单一图案化光刻工艺是极紫外(EUV)光刻工艺。在方法的一些实施例中，利用导电材料填充开口包括：将导电材料镀在开口中；以及平坦化导电材料和第二介电层以由导电材料的剩余部分形成第一金属线，在平坦化之后，第一金属线和第二介电层的顶表面是平坦的。本发明的实施例还涉及半导体器件及其形成方法。

公开(公告)号：CN1755928A

公开(公告)日：2006-04-05

申请号：CN200510102901.2

申请日：2005-09-13

Applicant: 台湾积体电路制造股份有限公司

Inventor： 廖忠志 ,  谢松均 ,  崔壬汾 ,  林子贵 ,  吴启明

IPC: H01L23/52 ,  H01L27/11 ,  H01L21/768 ,  H01L21/8244

CPC classification number: H01L21/76843 ,  H01L21/76816 ,  H01L21/76844 ,  H01L21/76846 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种半导体元件及半导体元件的连接结构，所述半导体元件的连接结构包括一花生状的开口。花生状的开口包括窄区域和宽区域，其中窄区域是位于两宽区域之间或位于多个宽区域的其中两者之间。一导电插塞至少部分填入花生状开口。本发明所述半导体元件及半导体元件的连接结构，可改进现有技术接触开口制程微缩所产生的问题。

公开(公告)号：CN113450841A

公开(公告)日：2021-09-28

申请号：CN202110505145.7

申请日：2021-05-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 于殿圣 ,  廖忠志 ,  崔壬汾 ,  林秉谦

IPC: G11C5/14 ,  G11C11/417 ,  G11C11/419

Abstract: 一种存储器装置，包括位于上述存储器装置的第一区域的多个存储器单元。存储器单元包括第一信号线、位于存储器装置的第一区域中的第一电路、以及位于存储器装置的第二区域中的多个逻辑电路。第二区域与第一区域具有不同的设计准则。第一电路被配置以被选择性地使能或去能。当第一电路被使能时，第一信号线与第二信号线并联地电性耦接。

公开(公告)号：CN108962994B

公开(公告)日：2021-08-17

申请号：CN201711246449.6

申请日：2017-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 于殿圣 ,  廖忠志 ,  崔壬汾

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

Abstract: 一种方法包括形成第一晶体管，形成第一晶体管包括形成第一栅极堆叠件，在第一栅极堆叠件的侧部上外延生长第一源极/漏极区，并且实施第一注入以注入第一源极/漏极区。该方法还包括形成第二晶体管，形成第二晶体管包括形成第二栅极堆叠件，在第二栅极堆叠件的侧壁上形成第二栅极间隔件，在第二栅极堆叠件的侧部上外延生长第二源极/漏极区，以及实施第二注入以注入第二源极/漏极区。形成层间电介质以覆盖第一源极/漏极区和第二源极/漏极区。在形成层间电介质之前实施第一注入，并且在形成层间电介质之后实施第二注入。本发明实施例涉及用于形成不同晶体管的源极/漏极区的注入。

公开(公告)号：CN108962994A

公开(公告)日：2018-12-07

申请号：CN201711246449.6

申请日：2017-12-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 于殿圣 ,  廖忠志 ,  崔壬汾

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/417

CPC classification number: H01L27/1104 ,  H01L21/26513 ,  H01L21/30604 ,  H01L21/76802 ,  H01L21/76814 ,  H01L21/76897 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823814 ,  H01L21/823821 ,  H01L21/823828 ,  H01L21/823864 ,  H01L21/823871 ,  H01L27/0203 ,  H01L27/0922 ,  H01L27/0924 ,  H01L27/0928 ,  H01L27/1116 ,  H01L29/0847 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/41766 ,  H01L29/66795 ,  H01L29/78

Abstract: 一种方法包括形成第一晶体管，形成第一晶体管包括形成第一栅极堆叠件，在第一栅极堆叠件的侧部上外延生长第一源极/漏极区，并且实施第一注入以注入第一源极/漏极区。该方法还包括形成第二晶体管，形成第二晶体管包括形成第二栅极堆叠件，在第二栅极堆叠件的侧壁上形成第二栅极间隔件，在第二栅极堆叠件的侧部上外延生长第二源极/漏极区，以及实施第二注入以注入第二源极/漏极区。形成层间电介质以覆盖第一源极/漏极区和第二源极/漏极区。在形成层间电介质之前实施第一注入，并且在形成层间电介质之后实施第二注入。本发明实施例涉及用于形成不同晶体管的源极/漏极区的注入。

公开(公告)号：CN101068018A

公开(公告)日：2007-11-07

申请号：CN200710002456.1

申请日：2007-01-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 崔壬汾 ,  施教仁

IPC: H01L27/04 ,  H01L23/522

CPC classification number: H01L23/485 ,  H01L23/5226 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明是提供一种半导体装置，特别涉及一种具有一堆叠接触结构的半导体装置，其中堆叠接触结构包含填充一第一导电材料于一第一接触孔的一第一接触插塞，以及填充一第二导电材料于一第二接触孔的一第二接触插塞。第二导电材料与第一导电材料为不同的材料，且第二导电材料的电阻小于第一导电材料的电阻。本发明所述的半导体装置，可降低堆叠接触结构的有效接触电阻，改善耦接的电阻电容。

公开(公告)号：CN119596459A

公开(公告)日：2025-03-11

申请号：CN202411647162.4

申请日：2024-11-18

Applicant: 台湾积体电路制造股份有限公司

Inventor： 林瑀宏 ,  郭佑豪 ,  尤志豪 ,  崔壬汾 ,  巢瑞麟 ,  夏兴国 ,  余国宠 ,  余振华

IPC: G02B6/13 ,  H01S5/0235 ,  H01S5/0239 ,  G02B6/12 ,  G02B6/122 ,  G02B6/132 ,  G02B6/42

Abstract: 本公开提出了光学器件及其制造方法，其中在第一光学组件的第一有源层上形成金属化层，穿过金属化层形成第一开口，在金属化层上接合第一半导体管芯，在金属层上接合激光管芯，其中在接合激光管芯之后，位于激光管芯内的第一反射镜通过第一开口与第二反射镜对准。

公开(公告)号：CN107123439B

公开(公告)日：2020-08-04

申请号：CN201610846581.X

申请日：2016-09-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 陈芳 ,  廖忠志 ,  傅士奇 ,  梁铭彰 ,  崔壬汾 ,  陈炎辉

IPC: G11C11/413

Abstract: 本公开提供一种存储器装置，包括一静态随机存取存储器(SRAM)阵列以及邻接SRAM阵列的一SRAM边缘单元区域。SRAM阵列以及SRAM边缘单元区域的组合是包括具有一均匀节距的第一栅极电极。一字元线驱动器是邻接于SRAM边缘单元区域。字元线驱动器包括第二栅极电极，以及第一栅极电极的纵向方向是与对应的第二栅极电极的纵向方向对齐。本公开通过将SRAM边缘单元区域(或者SRAM阵列)与字元线驱动器以及输入输出区块邻接，即移除于常规SRAM电路中所采用介于上述区域之间之的间距，因此可减少由整个SRAM电路所占据之的晶片区域。除此之外，通过于区域/电路中形成栅极电极使其具有一均匀节距，以减少形成闸极栅极电极时之的图案负载效应，使得SRAM电路具有更一致的性能。

公开(公告)号：CN112309462A

公开(公告)日：2021-02-02

申请号：CN202010321143.8

申请日：2020-04-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 于殿圣 ,  崔壬汾 ,  廖忠志 ,  林秉谦

IPC: G11C11/417

Abstract: 一种双端静态随机存取存储器，包括基板；基板上的第一及第二主动区，大致上沿第一方向呈纵向指向；第一及第二栅极电极，大致上沿垂直于第一方向的第二方向呈纵向指向。第一及第二栅极电极分别接合第一及第二主动区以形成第一及第二传输闸晶体管。双端静态随机存取存储器还包括第一栅极接点，被设置于第一栅极电极上并与其电性连接，以及包括第一源极/漏极接点，大致上沿第二方向呈纵向指向。第一源极/漏极接点直接接触第一及第二传输闸晶体管的源极/漏极特征。第一栅极接点的一部分及第一源极/漏极接点的一部分自基板的顶部表面处于相同垂直层位，且沿第一方向对准。

公开(公告)号：CN107026149B

公开(公告)日：2020-06-05

申请号：CN201610996686.3

申请日：2016-10-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 于殿圣 ,  崔壬汾 ,  廖忠志

IPC: H01L23/62 ,  H01L21/77 ,  H01L21/768

Abstract: 半导体装置内使用熔丝(fuse)的结构及其制造方法，熔丝可形成于第三金属层内，且与位在下方的半导体基底上的有源元件垂直地排列。此外，第三金属层内的熔丝形成较下方的第二金属层厚。