-
公开(公告)号：CN102456392B
公开(公告)日：2014-09-10
申请号：CN201110311684.3
申请日：2011-10-14
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C7/222
Abstract: 一种存储器器件，提供了存储器器件和时钟偏移发生器，支持至少两个读取操作和写入操作，在存储器器件的读取-读取操作模式、读取-写入操作模式，写入-写入操作模式中，该至少两个读取操作和写入操作可以同时进行。在同时产生的沿会造成有害负载的操作模式中，时钟偏移发生器产生至少两个稳定和平衡的时钟信道，该时钟信道装载了至少两个时钟信号，并且，该时钟偏移发生器改变了时钟信号沿的相对时序，使得该沿及时位移。
-
公开(公告)号：CN103310835B
公开(公告)日：2016-01-20
申请号：CN201310014727.0
申请日：2013-01-15
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G11C5/02
CPC classification number: G11C11/41 , G11C11/412
Abstract: 本发明公开的一种存储单元包括：第一、第二和第三列器件。第一列器件包括第一下拉晶体管、第二下拉晶体管、第一开关以及第二开关。第二列器件包括第三下拉晶体管、第四下拉晶体管、第三开关，以及第四开关。第三列器件包括第一上拉晶体管以及第二上拉晶体管。第一上拉晶体管、第一下拉晶体管以及第三下拉晶体管被连接成为第一反相器，以及第二上拉晶体管、第二下拉晶体管以及第四下拉晶体管被连接成为第二反相器。第一反相器和第二反相器交叉连接。第一开关、第二开关、第三开关以及第四开关与第一及第二反相器的输出端连接。本发明还公开了存储阵列。
-
公开(公告)号：CN100538890C
公开(公告)日：2009-09-09
申请号：CN200710104168.7
申请日：2007-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41
Abstract: 本发明提供一种静态随机存取存储器单元以及阵列，该静态随机存取存储器单元包括第一负载元件、第一下拉晶体管，以及耦接于第一负载元件与第一下拉晶体管之间的开关盒。开关盒用以接收开关控制信号，在上述静态随机存取存储器单元的读出操作期间，切断位于第一负载元件以及第一下拉晶体管之间的第一连线，以及在写入操作期间导通第一连线。本发明的静态随机存取存储器单元以及阵列可避免静态噪声，以及能容忍较高的噪声与较高的元件不匹配。由于噪声容忍度的改善，静态随机存取存储器单元可被使用在非常小尺寸的技术上，操作电压也可被减小。
-
公开(公告)号：CN104900257A
公开(公告)日：2015-09-09
申请号：CN201410745285.1
申请日：2014-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , H01L27/11
CPC classification number: G11C11/419 , G11C5/025 , G11C5/063 , G11C7/1075 , G11C7/1096 , G11C8/16 , G11C11/40 , G11C11/412 , G11C11/413 , G11C11/418 , H01L21/768 , H01L23/5226 , H01L25/0657 , H01L25/50 , H01L27/0688 , H01L27/11 , H01L27/1104 , H01L2225/06541 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种三维双端口位单元，其通常包括锁存器中设置在第一堆积层上的第一部分，其中，第一部分包括多个第一端口元件。锁存器的第二部分设置在第二堆积层上，第二堆积层使用至少一个通孔与第一堆积层垂直堆叠，其中，第二部分包括多个第二端口元件。本发明还提供了一种形成三维双端口位单元的方法。
-
公开(公告)号：CN100547682C
公开(公告)日：2009-10-07
申请号：CN200710141048.4
申请日：2007-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C5/14 , G11C11/413
Abstract: 本发明提供一种静态随机存取存储器装置。该静态随机存取存储器(SRAM)装置包含至少一存储器单元，具有一源极线以接收一内部供应电源；以及一电压管理电路，耦接至该源极线以产生该内部供应电源，依照该存储器单元各种不同的运作模式将该内部供应电源改变为至少两种不同的电压电平。本发明所提出的实施例在不同运作模式下供应不同的电压；当SRAM在一正常或读取模式下，该电压管理电路以永远高于SRAM周边电源供应电压的一电压供应给该SRAM核阵列；一较高电压使得写入运作(不管故意的或是意外的)较难进行，因而增加静态噪声容限；如此一来，增加了SRAM单元在写入运作时的稳定度。
-
Patent Agency Ranking
公开(公告)号：CN100394594C
公开(公告)日：2008-06-11
申请号：CN200510102901.2
申请日：2005-09-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/52 , H01L27/11 , H01L21/768 , H01L21/8244
CPC classification number: H01L21/76843 , H01L21/76816 , H01L21/76844 , H01L21/76846 , H01L23/485 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体元件及半导体元件的连接结构，所述半导体元件的连接结构包括一花生状的开口。花生状的开口包括窄区域和宽区域，其中窄区域是位于两宽区域之间或位于多个宽区域的其中两者之间。一导电插塞至少部分填入花生状开口。本发明所述半导体元件及半导体元件的连接结构，可改进现有技术接触开口制程微缩所产生的问题。
-
公开(公告)号：CN101140798A
公开(公告)日：2008-03-12
申请号：CN200710141048.4
申请日：2007-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C5/14 , G11C11/413
Abstract: 本发明提供一种静态随机存取存储器装置。该静态随机存取存储器(SRAM)装置包含至少一存储器单元，具有一源极线以接收一内部供应电源；以及一电压管理电路，耦接至该源极线以产生该内部供应电源，依照该存储器单元各种不同的运作模式将该内部供应电源改变为至少两种不同的电压电平。本发明所提出的实施例在不同运作模式下供应不同的电压；当SRAM在一正常或读取模式下，该电压管理电路以永远高于SRAM周边电源供应电压的一电压供应给该SRAM核阵列；一较高电压使得写入运作(不管故意的或是意外的)较难进行，因而增加静态噪声容限；如此一来，增加了SRAM单元在写入运作时的稳定度。
-
公开(公告)号：CN104700888A
公开(公告)日：2015-06-10
申请号：CN201410743598.3
申请日：2014-12-08
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413 , G11C11/417
CPC classification number: G11C7/1075 , G11C11/413 , H01L27/11 , H01L2924/0002
Abstract: 一种三端口三维位单元，通常包括设置在第一层级上的单元的读部分。读部分包括多个读端口元件。三端口位单元还包括设置在相对于第一层级垂直堆叠的第二层级上单元的写部分。第一层级和第二层级使用至少一个通孔耦合。写部分包括多个写端口元件。本发明还提供了三维三端口位单元的组装方法。
-
公开(公告)号：CN102456392A
公开(公告)日：2012-05-16
申请号：CN201110311684.3
申请日：2011-10-14
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: G11C7/222
Abstract: 一种存储器器件，提供了存储器器件和时钟偏移发生器，支持至少两个读取操作和写入操作，在存储器器件的读取-读取操作模式、读取-写入操作模式，写入-写入操作模式中，该至少两个读取操作和写入操作可以同时进行。在同时产生的沿会造成有害负载的操作模式中，时钟偏移发生器产生至少两个稳定和平衡的时钟信道，该时钟信道装载了至少两个时钟信号，并且，该时钟偏移发生器改变了时钟信号沿的相对时序，使得该沿及时位移。
-
公开(公告)号：CN101079318A
公开(公告)日：2007-11-28
申请号：CN200710104168.7
申请日：2007-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41
Abstract: 本发明提供一种静态随机存取存储器单元以及阵列，该静态随机存取存储器单元包括第一负载元件、第一下拉晶体管，以及耦接于第一负载元件与第一下拉晶体管之间的开关盒。开关盒用以接收开关控制信号，在上述静态随机存取存储器单元的读出操作期间，切断位于第一负载元件以及第一下拉晶体管之间的第一连线，以及在写入操作期间导通第一连线。本发明的静态随机存取存储器单元以及阵列可避免静态噪声，以及能容忍较高的噪声与较高的元件不匹配。由于噪声容忍度的改善，静态随机存取存储器单元可被使用在非常小尺寸的技术上，操作电压也可被减小。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.025 seconds)
