-
公开(公告)号：CN100538890C
公开(公告)日：2009-09-09
申请号：CN200710104168.7
申请日：2007-05-21
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/41
Abstract: 本发明提供一种静态随机存取存储器单元以及阵列，该静态随机存取存储器单元包括第一负载元件、第一下拉晶体管，以及耦接于第一负载元件与第一下拉晶体管之间的开关盒。开关盒用以接收开关控制信号，在上述静态随机存取存储器单元的读出操作期间，切断位于第一负载元件以及第一下拉晶体管之间的第一连线，以及在写入操作期间导通第一连线。本发明的静态随机存取存储器单元以及阵列可避免静态噪声，以及能容忍较高的噪声与较高的元件不匹配。由于噪声容忍度的改善，静态随机存取存储器单元可被使用在非常小尺寸的技术上，操作电压也可被减小。
-
公开(公告)号：CN101771415B
公开(公告)日：2015-08-12
申请号：CN200910162394.X
申请日：2009-08-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03M1/1057
Abstract: 本发明提供了一种校准数模转换器(DAC)的方法。DAC包括最低有效位(LSB)块，和与LSB块相邻的虚拟LSB块。DAC具有最高有效位(MSB)块，其包括MSB温度计宏。该方法包括测量虚拟LSB块以获得虚拟LSB总和；以及校准MSB块，使得每个MSB温度计宏提供与虚拟LSB总和基本相同的电流。
-
公开(公告)号：CN101414196A
公开(公告)日：2009-04-22
申请号：CN200810085089.0
申请日：2008-03-17
Applicant: 台湾积体电路制造股份有限公司
IPC: G05F3/24
CPC classification number: G05F3/30
Abstract: 本发明涉及一参考电压电路，其包括具有第一源极、第一栅极和第一漏极的第一PMOS装置，其中第一源极耦合至供电节点；以及具有第二源极、第二栅极和第二漏极的第二PMOS装置。第二源极耦合至供电节点。第一与第二PMOS装置具有固定的源极－漏极电流。参考电压电路进一步包括具有第三源极、第三栅极和第三漏极的第三PMOS装置；以及耦合在第三漏极与接地之间的电阻器。第三源极耦合至供电节点。第一栅极、第二栅极和第三栅极互连。第一漏极、第二漏极和第三漏极虚拟地互连。
-
公开(公告)号：CN101425528B
公开(公告)日：2015-08-05
申请号：CN200810173518.X
申请日：2008-10-31
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L21/26513 , H01L21/76224 , H01L27/2409 , H01L27/2463 , H01L29/861 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144
Abstract: 本发明提出一种衬底中埋植二极管的相变存储器，包括半导体衬底；二极管；和相变元，所述相变元在所述二极管之上并与所述二极管电连接。所述二极管包括第一导电类型的第一掺杂半导体区，其中所述第一掺杂半导体区埋植在所述半导体衬底中；和第二掺杂半导体区，所述第二掺杂半导体区覆盖在所述第一掺杂半导体区之上并与其相邻接，其中所述第二掺杂半导体区的第二导电类型与所述第一导电类型相反。
-
公开(公告)号：CN100547682C
公开(公告)日：2009-10-07
申请号：CN200710141048.4
申请日：2007-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C5/14 , G11C11/413
Abstract: 本发明提供一种静态随机存取存储器装置。该静态随机存取存储器(SRAM)装置包含至少一存储器单元，具有一源极线以接收一内部供应电源；以及一电压管理电路，耦接至该源极线以产生该内部供应电源，依照该存储器单元各种不同的运作模式将该内部供应电源改变为至少两种不同的电压电平。本发明所提出的实施例在不同运作模式下供应不同的电压；当SRAM在一正常或读取模式下，该电压管理电路以永远高于SRAM周边电源供应电压的一电压供应给该SRAM核阵列；一较高电压使得写入运作(不管故意的或是意外的)较难进行，因而增加静态噪声容限；如此一来，增加了SRAM单元在写入运作时的稳定度。
-
Patent Agency Ranking
公开(公告)号：CN101140798A
公开(公告)日：2008-03-12
申请号：CN200710141048.4
申请日：2007-08-16
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/413
CPC classification number: G11C5/14 , G11C11/413
Abstract: 本发明提供一种静态随机存取存储器装置。该静态随机存取存储器(SRAM)装置包含至少一存储器单元，具有一源极线以接收一内部供应电源；以及一电压管理电路，耦接至该源极线以产生该内部供应电源，依照该存储器单元各种不同的运作模式将该内部供应电源改变为至少两种不同的电压电平。本发明所提出的实施例在不同运作模式下供应不同的电压；当SRAM在一正常或读取模式下，该电压管理电路以永远高于SRAM周边电源供应电压的一电压供应给该SRAM核阵列；一较高电压使得写入运作(不管故意的或是意外的)较难进行，因而增加静态噪声容限；如此一来，增加了SRAM单元在写入运作时的稳定度。
-
公开(公告)号：CN102647187B
公开(公告)日：2014-12-17
申请号：CN201210018314.5
申请日：2012-01-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H03M1/10
CPC classification number: H03M1/1061 , H03M1/361
Abstract: 一种模数转换(ADC)校准装置，包括校准缓冲器、比较器和数字校准模块。各个参考电压被发送至跟踪保持放大器以及校准缓冲器。比较器比较跟踪保持放大器的输出和校准缓冲器中的输出，并且产生数字值。基于逐次逼近方法，数字校准模块得到用于补偿ADC的偏移和非线性的校正电压。通过使用该ADC校准装置，在ADC处理过程中可以校准各个参考电压并且可以使用相应的校正电压调整参考电压。
-
公开(公告)号：CN101771415A
公开(公告)日：2010-07-07
申请号：CN200910162394.X
申请日：2009-08-13
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H03M1/1057
Abstract: 本发明提供了一种校准数模转换器(DAC)的方法。DAC包括最低有效位(LSB)块，和与LSB块相邻的虚拟LSB块。DAC具有最高有效位(MSB)块，其包括MSB温度计宏。该方法包括测量虚拟LSB块以获得虚拟LSB总和；以及校准MSB块，使得每个MSB温度计宏提供与虚拟LSB总和基本相同的电流。
-
公开(公告)号：CN100476994C
公开(公告)日：2009-04-08
申请号：CN200510126142.3
申请日：2005-11-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，具体涉及一种对于磁性存储单元的写入与读取的非破坏性方法，包括对于对应于受选取的磁性存储单元的受选取的读取线进行取样以获得第一信号，施加磁场至该受选取的磁性存储单元，对于该受选取的读取线进行取样以获得第二信号，比较该第一信号与第二信号以辨别该受选取的磁性存储单元的逻辑状态。本发明所述磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，于读取之后无需再度将原先数据写入受读取的存储单元中，故可避免消耗额外的时间与电源。
-
公开(公告)号：CN1855296A
公开(公告)日：2006-11-01
申请号：CN200510126142.3
申请日：2005-11-30
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明提供一种磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，具体涉及一种对于磁性存储单元的写入与读取的非破坏性方法，包括对于对应于受选取的磁性存储单元的受选取的读取线进行取样以获得第一信号，施加磁场至该受选取的磁性存储单元，对于该受选取的读取线进行取样以获得第二信号，比较该第一信号与第二信号以辨别该受选取的磁性存储单元的逻辑状态。本发明所述磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，于读取之后无需再度将原先数据写入受读取的存储单元中，故可避免消耗额外的时间与电源。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.027 seconds)
