磁阻式随机存取存储器电路

    公开(公告)号:CN1574071A

    公开(公告)日:2005-02-02

    申请号:CN200410048321.5

    申请日:2004-06-17

    Inventor: 邓端理 林文钦

    CPC classification number: G11C11/16

    Abstract: 一种磁阻式随机存取存储器电路,包括下列组件:多个磁阻式存储单元,具有固定磁轴层、自由磁轴层,以及设置于固定磁轴层以及自由磁轴层之间的绝缘层。共同导电层是用以耦接磁阻式存储单元。多个限流装置分别具有第一极以及第二极,各限流装置的第一极是分别耦接于磁阻式存储单元。开关装置是耦接于共同导电层的一端,并具有一控制闸。多个字元线是分别耦接于限流装置的第二极,用以于执行编程动作时提供第一编程电流以及执行读取动作时提供读取电流。第一编程线是耦接于共同导电层的另一端,用以于执行编程动作时提供第二编程电流。第二编程线是耦接于开关装置。选取线是耦接于控制闸,用以提供一致能信号以导通上述开关装置。

    磁阻式随机存取内存电路

    公开(公告)号:CN1534680A

    公开(公告)日:2004-10-06

    申请号:CN200410004285.2

    申请日:2004-02-12

    CPC classification number: G11C11/16

    Abstract: 一种磁阻式随机存取内存电路,包括下列组件,磁阻式记忆单元,具有固定磁轴层、自由磁轴层,以及设置于固定磁轴层以及自由磁轴层之间的绝缘层;一限流装置,其第一极耦接于自由磁轴层;开关装置耦接于固定磁轴层的一端,并具有一控制闸;第一选取线耦接于限流装置的第二极;第一编程线耦接于固定磁轴层的另一端,用以于执行编程动作时提供编程电流以及于读取动作时提供读取电流;第二编程线耦接于开关装置;第二选取线耦接于控制闸,用以提供致能信号以导通开关装置。

    数据写入方法
    8.
    发明公开

    公开(公告)号:CN101060011A

    公开(公告)日:2007-10-24

    申请号:CN200710002442.X

    申请日:2007-01-22

    CPC classification number: G11C11/16

    Abstract: 本发明是揭露一种数据写入方法,适用于设置于磁性随机存取存储器MRAM阵列中的MRAM存储单元的3-参数切换技术。本发明所揭露的技术是改变MRAM阵列的干扰边界与写入边界之间的关系,以透过增加原写入边界或是增加原干扰边界而降低阵列的整体干扰。不论是透过增加原写入边界或是增加原干扰边界,本发明所揭露的3-参数切换技术皆可成功的降低意外写入未选取位的几率。本发明所述的数据写入方法,所揭露的3-参数转换技术可改善传统MRAM阵列所产生的总干扰。

    存储器装置
    9.
    发明公开

    公开(公告)号:CN111952441A

    公开(公告)日:2020-11-17

    申请号:CN202010119160.3

    申请日:2020-02-26

    Inventor: 庄明谚 林文钦

    Abstract: 本发明实施例提供一种存储器装置,其包括自由层、穿隧阻挡层、盖层及分流结构。穿隧阻挡层位于半导体基板上的参考层上。自由层位于穿隧阻挡层上,且盖层位于自由层上。分流结构包括导电材料,并由自由层的外侧侧壁垂直地连续延伸至盖层的外侧侧壁。

Patent Agency Ranking