Patent search ap:("台湾积体电路制造股份有限公司") AND inv:"方钰翔" Page 1

1.

发明公开
集成芯片及其形成方法审中-实审

公开(公告)号：CN115000099A

公开(公告)日：2022-09-02

申请号：CN202210041224.1

申请日：2022-01-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 郑有宏 , 李静宜 , 方钰翔 , 夏于耀 , 蔡敏瑛

IPC: H01L27/146

Abstract: 本公开实施例涉及一种用于形成集成芯片的方法，包括：在衬底内形成包括第一掺杂类型的多个图像感测元件；实行第一移除工艺以在衬底内形成多个深沟槽，多个深沟槽将所述多个图像感测元件彼此隔开；实行外延生长工艺以在多个深沟槽内形成包括第一材料的隔离外延前体且在多个深沟槽内及隔离外延前体的多个侧壁之间形成包括第二材料的光吸收层，第二材料不同于第一材料；对光吸收层及隔离外延前体实行掺质活化工艺，以形成包括与第一掺杂类型相反的第二掺杂类型的掺杂隔离层；以及利用隔离填充结构来填充多个深沟槽的多个剩余部分。

Patent Agency Ranking