-
公开(公告)号：CN102005458B
公开(公告)日：2013-02-20
申请号：CN201010273138.0
申请日：2010-09-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L29/06 , H01L21/8247
CPC classification number: H01L21/28273 , H01L27/11521 , H01L29/42324 , H01L29/66825 , H01L29/7881
Abstract: 本发明提供了一种集成电路装置、存储装置及其制造方法，包括具有较佳抗反向穿隧能力的浮置栅存储单元的一浮置栅结构的电路与方法。该存储装置包括一浮置栅设置于包括一浮置栅的一半导体基板之上，并形成有一电荷捕捉介电层与一控制栅。此浮置栅结构具有垂直侧壁，其一侧邻近于一源极区以及一侧邻近于一漏极区。于浮置栅结构的源极侧与漏极侧的侧壁上皆形成有一对称侧壁介电层。一非对称侧壁介电层则仅形成于漏极侧侧壁之上。本发明使用位于漏极侧侧壁上的此非对称侧壁介电层具有较佳的抗反向穿隧能力。
-
公开(公告)号：CN102005458A
公开(公告)日：2011-04-06
申请号：CN201010273138.0
申请日：2010-09-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/115 , H01L29/06 , H01L21/8247
CPC classification number: H01L21/28273 , H01L27/11521 , H01L29/42324 , H01L29/66825 , H01L29/7881
Abstract: 本发明提供了一种集成电路装置、存储装置及其制造方法，包括具有较佳抗反向穿隧能力的浮置栅存储单元的一浮置栅结构的电路与方法。该存储装置包括一浮置栅设置于包括一浮置栅的一半导体基板之上，并形成有一电荷捕捉介电层与一控制栅。此浮置栅结构具有垂直侧壁，其一侧邻近于一源极区以及一侧邻近于一漏极区。于浮置栅结构的源极侧与漏极侧的侧壁上皆形成有一对称侧壁介电层。一非对称侧壁介电层则仅形成于漏极侧侧壁之上。本发明使用位于漏极侧侧壁上的此非对称侧壁介电层具有较佳的抗反向穿隧能力。
-
公开(公告)号：CN100590802C
公开(公告)日：2010-02-17
申请号：CN200810091958.0
申请日：2008-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L21/8247 , H01L29/78 , H01L29/423 , H01L27/115
CPC classification number: H01L29/7881 , H01L21/28273 , H01L27/11521 , H01L29/42324 , H01L29/513 , H01L29/6656 , Y10S438/945
Abstract: 一种半导体元件以及制作半导体元件的方法。其中，该方法有形成硬掩模，此硬掩模可以使用在栅形成的过程中。硬掩模位于交替形成于基底上的多个绝缘层与多个导电层上。硬掩模可以具有三层：下氮化层、中氧化层、以及上氮化层。其中，中氧化层先跟其它硬掩模的部分一起形成，然后可以用稀释氢氟酸沾浸步骤来减少其侧向宽度。之后介电层形成在具有该硬掩模的栅结构，在回蚀刻时，该介电层会自动对准到该中氧化层的顶部。此外，当有两层导电层个别当成栅层时，位于下方的导电层的至少一边被内移，形成底切，因而具有较小的侧向宽度。本发明能够增大侧壁子蚀刻的误差容许范围，并改善RTV问题。
-
公开(公告)号：CN102456832A
公开(公告)日：2012-05-16
申请号：CN201110092410.X
申请日：2011-04-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00 , H01L21/027 , H01L27/24 , G11C11/56
CPC classification number: H01L45/1253 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/148 , H01L45/1666
Abstract: 公开了一种相变化存储器单元及其形成方法，该方法包括：在具有第一、第二、及第三介电层的第一结构上形成通过该第三介电层及该第二介电层的冠状结构；第四介电层沉积在该第一结构上，因此该第四介电层在该冠状结构上；移除该第四介电层的一部分，以形成具有该第四介电层的剩余部分的第一间隙物；移除该第四介电层的该部分时也移除该第三介电层的一部分，而形成具有该第三介电层的剩余部分的第二间隙物，因而形成第二结构；在该第二结构上沉积相变化层；在该相变化层上沉积一电极层；利用化学机械研磨工艺移除该相变化层及该电极层的部分，以形成具有该相变化层的剩余部分的相变化区，形成具有该电极层的剩余部分的电极区。本发明可降低制造成本。
-
公开(公告)号：CN102237390A
公开(公告)日：2011-11-09
申请号：CN201010250744.0
申请日：2010-08-10
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/1293 , H01L45/144 , H01L45/16
Abstract: 本发明提供一种半导体装置及其制造方法，该半导体装置包含：一底电极接触形成于一基底之上；一介电层形成于该底电极接触之上；一加热元件形成于该介电层中，其中该加热元件配置于二个气隙之间，且该气隙将该加热元件与该介电层分隔；以及，一相变化元件形成于该加热元件之上，其中该相变化元件包含一实质上非晶质背材及一有源区，该有源区能在非晶质及结晶相间进行相变化。本发明能够改善该相变化元件的隔热性质。此外，可有效降低用以使该有源区进行相变化形成非晶质态的重置电流。
-
Patent Agency Ranking
公开(公告)号：CN101388339A
公开(公告)日：2009-03-18
申请号：CN200810091958.0
申请日：2008-04-09
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/28 , H01L21/336 , H01L21/8247 , H01L29/78 , H01L29/423 , H01L27/115
CPC classification number: H01L29/7881 , H01L21/28273 , H01L27/11521 , H01L29/42324 , H01L29/513 , H01L29/6656 , Y10S438/945
Abstract: 一种半导体元件以及制作半导体元件的方法。其中，该方法有形成硬掩模，此硬掩模可以使用在栅形成的过程中。硬掩模位于交替形成于基底上的多个绝缘层与多个导电层上。硬掩模可以具有三层：下氮化层、中氧化层、以及上氮化层。其中，中氧化层先跟其它硬掩模的部分一起形成，然后可以用稀释氢氟酸沾浸步骤来减少其侧向宽度。之后介电层形成在具有该硬掩模的栅结构，在回蚀刻时，该介电层会自动对准到该中氧化层的顶部。此外，当有两层导电层个别当成栅层时，位于下方的导电层的至少一边被内移，形成底切，因而具有较小的侧向宽度。本发明能够增大侧壁子蚀刻的误差容许范围，并改善RTV问题。
-
公开(公告)号：CN102956821B
公开(公告)日：2016-11-30
申请号：CN201210128336.7
申请日：2012-04-25
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本发明公开一种相变化存储器及其制备方法，特别是精细节距相变化随机存取存储器(phase change random access memory，PCRAM)设计以及其制备方法。在一实施例中，一相变化存储器(phase change memory，PCM)单元包括一间隔物，上述间隔物定义了一矩形的反应区以及一配置于上述反应区中的相变化材料层。上述相变化存储器单元还包括一保护层配置于锗锑碲(germanium antimony tellurium，GST)薄膜层之上，以及配置于上述被间隔物所定义的区域之内，且一盖层配置于上述保护层以及上述间隔物之上。本发明能够缩减相变化存储器单元的实际反应区域的尺寸。
-
公开(公告)号：CN102956821A
公开(公告)日：2013-03-06
申请号：CN201210128336.7
申请日：2012-04-25
Applicant: 台湾积体电路制造股份有限公司
CPC classification number: H01L45/06 , H01L45/144 , H01L45/1683
Abstract: 本发明公开一种相变化存储器及其制备方法，特别是精细节距相变化随机存取存储器(phase change random access memory，PCRAM)设计以及其制备方法。在一实施例中，一相变化存储器(phase change memory，PCM)单元包括一间隔物，上述间隔物定义了一矩形的反应区以及一配置于上述反应区中的相变化材料层。上述相变化存储器单元还包括一保护层配置于锗锑碲(germanium antimony tellurium，GST)薄膜层之上，以及配置于上述被间隔物所定义的区域之内，且一盖层配置于上述保护层以及上述间隔物之上。本发明能够缩减相变化存储器单元的实际反应区域的尺寸。
-
公开(公告)号：CN105118917B
公开(公告)日：2018-10-23
申请号：CN201510471097.9
申请日：2011-04-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00 , H01L21/027 , H01L27/24 , G11C11/56
Abstract: 公开了一种相变化存储器单元的形成方法，包括：在具有第一介电层、第二介电层及第三介电层的第一结构上形成冠状结构；沉积第四介电层在第一结构上，第四介电层在其所覆盖的不同区域皆具有相同的厚度；移除第四介电层的一部分以形成具有第四介电层的剩余部分的第一间隙物；移除第四介电层的该部分时也移除第三介电层的一部分而形成具有第三介电层的剩余部分的第二间隙物，因而形成第二结构；在第二结构上沉积相变化层；在相变化层上沉积电极层；以及形成具有该相变化层的剩余部分的一相变化区，以及形成具有该电极层的剩余部分的一电极区。本申请的方法可以降低制造成本。
-
公开(公告)号：CN105118917A
公开(公告)日：2015-12-02
申请号：CN201510471097.9
申请日：2011-04-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L45/00 , H01L21/027 , H01L27/24 , G11C11/56 , H01L21/8247
CPC classification number: H01L45/1253 , H01L27/2463 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/144 , H01L45/148 , H01L45/1666
Abstract: 公开了一种相变化存储器单元的形成方法，包括：在具有第一介电层、第二介电层及第三介电层的第一结构上形成冠状结构；沉积第四介电层在第一结构上，第四介电层在其所覆盖的不同区域皆具有相同的厚度；移除第四介电层的一部分以形成具有第四介电层的剩余部分的第一间隙物；移除第四介电层的该部分时也移除第三介电层的一部分而形成具有第三介电层的剩余部分的第二间隙物，因而形成第二结构；在第二结构上沉积相变化层；在相变化层上沉积电极层；以及形成具有该相变化层的剩余部分的一相变化区，以及形成具有该电极层的剩余部分的一电极区。本申请的方法可以降低制造成本。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.027 seconds)
