公开(公告)号：CN106356333B

公开(公告)日：2019-09-06

申请号：CN201510982705.2

申请日：2015-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王崇铭 ,  彭志雄 ,  张岐康 ,  陈桂顺 ,  傅士奇

IPC: H01L21/8234 ,  H01L27/02 ,  H01L27/088 ,  H01L29/06 ,  G06F17/50

Abstract: 方法包括接收集成电路设计布局，该集成电路设计布局包括分隔开第一间隔的第一布局块和第二布局块。第一布局块和第二布局块分别包括在第一方向上纵向定向的第一线图案和第二线图案。该方法还包括向第一间隔添加伪图案，该伪图案连接第一线图案和第二线图案。该方法还包括输出计算机可读格式的芯轴图案布局和切割图案布局。该芯轴图案布局包括第一线图案和第二线图案以及伪图案。该切割图案布局包括对应于第一间隔的图案。在实施例中，该方法还包括制造具有芯轴图案布局的第一掩模和制造具有切割图案布局的第二掩模。在实施例中，该方法还包括用第一掩模和第二掩模图案化衬底。本发明的实施例还涉及用于芯轴和间隔件图案化的方法和结构。

公开(公告)号：CN106356333A

公开(公告)日：2017-01-25

申请号：CN201510982705.2

申请日：2015-12-24

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王崇铭 ,  彭志雄 ,  张岐康 ,  陈桂顺 ,  傅士奇

IPC: H01L21/77 ,  H01L27/02

Abstract: 方法包括接收集成电路设计布局，该集成电路设计布局包括分隔开第一间隔的第一布局块和第二布局块。第一布局块和第二布局块分别包括在第一方向上纵向定向的第一线图案和第二线图案。该方法还包括向第一间隔添加伪图案，该伪图案连接第一线图案和第二线图案。该方法还包括输出计算机可读格式的芯轴图案布局和切割图案布局。该芯轴图案布局包括第一线图案和第二线图案以及伪图案。该切割图案布局包括对应于第一间隔的图案。在实施例中，该方法还包括制造具有芯轴图案布局的第一掩模和制造具有切割图案布局的第二掩模。在实施例中，该方法还包括用第一掩模和第二掩模图案化衬底。本发明的实施例还涉及用于芯轴和间隔件图案化的方法和结构。

公开(公告)号：CN119419117A

公开(公告)日：2025-02-11

申请号：CN202411400157.3

申请日：2024-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭志雄 ,  傅士奇 ,  陈桂顺 ,  刘宇伦

IPC: H01L21/027 ,  H01L21/033 ,  H01L23/544

Abstract: 一种半导体装置及其形成方法，半导体装置的形成方法包括以下步骤：在基板上形成第一罩幕；在该第一罩幕中形成多个第一开口及第二开口；在由所述多个第一开口曝露的该基板的第一区域中形成第一井，且在由该第二开口曝露的该基板的第二区域中形成对准布植物；通过使该对准布植物凹陷以形成对准标记；及在该对准标记的对准下对多层半导体晶格进行图案化。对集成电路装置的每一层重复该工艺，且精确对准提高将不同层堆叠在一起的精度。

公开(公告)号：CN118748147A

公开(公告)日：2024-10-08

申请号：CN202410017710.9

申请日：2024-01-05

Applicant: 台湾积体电路制造股份有限公司

Inventor： 彭志雄 ,  傅士奇 ,  陈桂顺 ,  陈德宇

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/10 ,  B82Y10/00

Abstract: 本公开涉及具有隔离结构的场效应晶体管及相关方法。一种方法包括：在衬底之上形成第一半导体沟道堆叠和第二半导体沟道堆叠；在第一堆叠和第二堆叠之上形成多个牺牲栅极；在形成多个牺牲栅极的同时，在过渡区域之上并邻近多个牺牲栅极形成条结构；在第一半导体沟道堆叠和所述第二半导体沟道堆叠的被多个牺牲栅极和条结构暴露的区域中形成多个源极/漏极开口；在多个源极/漏极开口中形成多个源极/漏极区域；用环绕第一半导体沟道堆叠和第二半导体沟道堆叠的半导体沟道的多个栅极结构替换多个牺牲栅极；在替换多个牺牲栅极的同时，用非活性栅极结构替换条结构；以及用隔离结构替换非活性栅极结构。