公开(公告)号：CN108807270A

公开(公告)日：2018-11-13

申请号：CN201711339166.6

申请日：2017-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李春霆 ,  吴璧雰 ,  卢仁祥 ,  张志豪

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088

CPC classification number: H01L29/66545 ,  H01L21/2815 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/41791 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/785

Abstract: 方法包括形成在隔离区域之上延伸的鳍。在鳍上方形成具有第一侧壁和与第一侧壁相对的第二侧壁的牺牲栅极堆叠件。在牺牲栅极堆叠件的第一侧壁上形成第一间隔件。在牺牲栅极堆叠件的第二侧壁上形成第二间隔件。在牺牲栅极堆叠件、第一间隔件和第二间隔件上方形成其中具有开口的图案化掩模层。图案化掩模层沿着第一间隔件的顶面和侧壁延伸。第二间隔件通过图案化掩模层中的开口暴露。使用图案化掩模层、牺牲栅极堆叠件、第一间隔件和第二间隔件作为组合掩模来图案化鳍以在鳍中形成凹槽。在凹槽中外延生长源极/漏极区域。本发明的实施例还涉及FinFET器件及其形成方法。

公开(公告)号：CN116564892A

公开(公告)日：2023-08-08

申请号：CN202310241118.2

申请日：2023-03-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李依叡 ,  李丞唐 ,  张黄超 ,  吴璧雰

IPC: H01L21/8234 ,  H01L27/088

Abstract: 示例性方法包括接收用于混合鳍器件的混合鳍器件布局，混合鳍器件包括设置在单鳍有源区域和多鳍有源区域上方的栅极。单鳍有源区域和多鳍有源区域沿第一方向纵向延伸。栅极沿第二方向纵向延伸，第二方向与第一方向不同，并且栅极具有沿第一方向的宽度。单鳍有源区域和栅极的第一部分形成具有第一电特性的第一基于鳍的器件。多鳍有源区域和栅极的第二部分形成具有与第一电特性不同的第二电特性的第二基于鳍的器件。方法还包括调节栅极的宽度以减小第一电特性和第二电特性之间的差异。本申请的实施例还涉及混合鳍器件及其制造方法。

公开(公告)号：CN103247602B

公开(公告)日：2015-11-18

申请号：CN201210203689.9

申请日：2012-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  陈桂顺 ,  江木吉 ,  吴燿光 ,  吴璧雰 ,  林焕哲 ,  陆晓慈 ,  黄惠琪

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/76895 ,  H01L21/823475 ,  H01L21/823871

Abstract: 公开了一种半导体器件和制造半导体器件的方法。示例性半导体器件包括半导体衬底，该半导体衬底包括：设置在第一器件区中的第一器件，该第一器件包括第一栅极结构、在该第一栅极结构的侧壁上形成的第一栅极间隔件以及第一源极和漏极部件；以及设置在第二器件区中的第二器件，该第二器件包括第二栅极结构、在该第二栅极结构的侧壁上形成的第二栅极间隔件以及第二源极和漏极部件。该半导体器件还包括设置在第一和第二栅极间隔件上的接触蚀刻终止层(CESL)以及设置在第一和第二源极和漏极部件上的互连结构。该互连结构与第一和第二源极和漏极部件电接触并且与CESL相接触。本发明提供了半导体器件及其形成方法。

公开(公告)号：CN108807270B

公开(公告)日：2021-03-30

申请号：CN201711339166.6

申请日：2017-12-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李春霆 ,  吴璧雰 ,  卢仁祥 ,  张志豪

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088

Abstract: 方法包括形成在隔离区域之上延伸的鳍。在鳍上方形成具有第一侧壁和与第一侧壁相对的第二侧壁的牺牲栅极堆叠件。在牺牲栅极堆叠件的第一侧壁上形成第一间隔件。在牺牲栅极堆叠件的第二侧壁上形成第二间隔件。在牺牲栅极堆叠件、第一间隔件和第二间隔件上方形成其中具有开口的图案化掩模层。图案化掩模层沿着第一间隔件的顶面和侧壁延伸。第二间隔件通过图案化掩模层中的开口暴露。使用图案化掩模层、牺牲栅极堆叠件、第一间隔件和第二间隔件作为组合掩模来图案化鳍以在鳍中形成凹槽。在凹槽中外延生长源极/漏极区域。本发明的实施例还涉及FinFET器件及其形成方法。

公开(公告)号：CN103247602A

公开(公告)日：2013-08-14

申请号：CN201210203689.9

申请日：2012-06-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘家助 ,  陈桂顺 ,  江木吉 ,  吴燿光 ,  吴璧雰 ,  林焕哲 ,  陆晓慈 ,  黄惠琪

IPC: H01L23/538 ,  H01L21/768

CPC classification number: H01L21/76897 ,  H01L21/76895 ,  H01L21/823475 ,  H01L21/823871

Abstract: 公开了一种半导体器件和制造半导体器件的方法。示例性半导体器件包括半导体衬底，该半导体衬底包括：设置在第一器件区中的第一器件，该第一器件包括第一栅极结构、在该第一栅极结构的侧壁上形成的第一栅极间隔件以及第一源极和漏极部件；以及设置在第二器件区中的第二器件，该第二器件包括第二栅极结构、在该第二栅极结构的侧壁上形成的第二栅极间隔件以及第二源极和漏极部件。该半导体器件还包括设置在第一和第二栅极间隔件上的接触蚀刻终止层(CESL)以及设置在第一和第二源极和漏极部件上的互连结构。该互连结构与第一和第二源极和漏极部件电接触并且与CESL相接触。本发明提供了半导体器件及其形成方法。