-
公开(公告)号：CN105826361B
公开(公告)日：2019-06-04
申请号：CN201610034267.1
申请日：2016-01-19
Applicant: 国际商业机器公司
Inventor： E·莱奥班顿
IPC: H01L29/08 , H01L29/10 , H01L29/78 , H01L21/336
CPC classification number: H01L29/785 , H01L21/02233 , H01L21/30604 , H01L29/0649 , H01L29/41791 , H01L29/66545 , H01L29/6656 , H01L29/66795 , H01L29/6681
Abstract: 本发明涉及半导体器件及其制造方法。本发明的实施例包括用于制造半导体器件和产生的结构的方法。该方法包括提供衬底。该方法包括在衬底上形成鳍片。该方法包括在鳍片和衬底上形成虚拟栅极。该方法包括蚀刻没有位于虚拟栅极下方的鳍片的部分。该方法包括在鳍片的暴露侧面上外延形成掺杂的源极和漏极区域。该方法包括在虚拟栅极的暴露侧面上形成绝缘间隔物。该方法包括形成与掺杂的源极和漏极区域邻近的一个或多个金属区域。
-
公开(公告)号：CN103723674B
公开(公告)日：2016-02-17
申请号：CN201310481578.9
申请日：2013-10-15
Applicant: 国际商业机器公司
Abstract: 本发明涉及MEMS晶体管及其制造方法。公开了用于CMOS集成电路的FBEOL层级的MEMS晶体管。该MEMS晶体管包括集成电路内的腔。具有两端的MEMS悬臂开关被设置在该腔中且在两端中的至少一端被锚定。栅极和漏极位于该腔的侧壁中且与MEMS悬臂开关分隔开一间隙。响应于施加到栅极的电压，MEMS悬臂开关在与CMOS集成电路的FBEOL层级的平面平行的方向上移动跨过该间隙而与漏极接触，以允许电流在源极和漏极之间流动。也公开了制造MEMS晶体管的方法。根据该方法，在与CMOS集成电路的远后端制程（FBEOL）层级平行的平面中在FBEOL层级上构造MEMS悬臂开关、栅极和漏极。通过牺牲材料将MEMS悬臂开关与栅极和漏极分隔开，该牺牲材料最终被去除以释放MEMS悬臂开关且在MEMS悬臂开关与栅极和漏极之间提供间隙。
-
公开(公告)号：CN104247016B
公开(公告)日：2017-02-22
申请号：CN201280062604.8
申请日：2012-11-01
Applicant: 国际商业机器公司
IPC: H01L27/088
CPC classification number: H01L29/7843 , H01L29/6656 , H01L29/66795
Abstract: 鳍片FET和用于制造具有凹陷的应力衬里的鳍片FET的方法。一种方法包括提供具有鳍片的SOI衬底，在所述鳍片上形成栅极，在所述栅极上形成偏移隔离物，外延生长膜以合并所述鳍片，在所述栅极周围沉积虚设隔离物，以及使得合并的外延膜凹陷。然后在所述凹陷的合并外延膜上形成硅化物，之后在鳍片FET上沉积应力衬里。通过使用凹陷合并外延工艺，可以形成具有垂直(即，垂直于衬底)硅化物的MOSFET。所述垂直硅化物改善了扩展电阻。
-
公开(公告)号：CN104488079A
公开(公告)日：2015-04-01
申请号：CN201280064723.7
申请日：2012-12-24
Applicant: 国际商业机器公司
IPC: H01L27/12 , H01L21/336 , H01L29/78
CPC classification number: H01L29/41791 , H01L29/66795
Abstract: 提供了一种用于制造finFET器件的方法。在BOX层之上形成鳍结构。所述鳍结构包括半导体层并且在第一方向上延伸。栅极叠层形成在所述鳍结构上方的所述BOX层上，并且在第二方向上延伸。所述栅极叠层包括高K电介质层和金属栅极。在所述栅极叠层的侧壁上形成栅极间隔物，并且沉积外延层以合并所述鳍结构。注入离子以形成源极区和漏极区，并且在所述栅极间隔物的侧壁上形成伪间隔物。使用所述伪间隔物作为掩膜来使外延层的暴露部分凹陷或者完全去除。硅化形成邻接所述源极区和漏极区的硅化物区，每一个所述硅化物区包括位于所述源极区或漏极区的垂直侧壁上的垂直部分。
-
公开(公告)号：CN104103520A
公开(公告)日：2014-10-15
申请号：CN201410135771.1
申请日：2014-04-04
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明涉及形成鳍片FET器件的方法以及鳍片FET结构。一种鳍片FET结构，包括体半导体衬底；从体半导体衬底延伸的半导体鳍片，半导体鳍片的每一个都具有顶部和底部以便半导体鳍片的底部被掺杂并且半导体鳍片的顶部未掺杂；直接位于多个半导体鳍片下面的体半导体衬底的部分被掺杂以形成n+或者P+阱；以及在鳍片的底部之间形成的氧化物。还公开了一种用于形成鳍片FET器件的方法。
-
Patent Agency Ranking
公开(公告)号：CN116508059A
公开(公告)日：2023-07-28
申请号：CN202180078316.0
申请日：2021-11-18
Applicant: 国际商业机器公司
Inventor： E·莱奥班顿
IPC: G06T7/00
Abstract: 一种方法包括获得第一晶片的第一参考图像。该方法包括获得处于制造状态的第一晶片的第一图像。第一晶片具有第一验证结构。该方法包括当该第一晶片处于该制造状态时，获得第一物理测量。第一物理测量对应于第一验证结构。该方法包括确定第一图像与第一参考图像匹配。方法包括获得对应于处于制造后状态的所接收的晶片的验证结构的电参数测量。该方法包括基于电参数测量来计算物理参数值。该方法包括通过将物理参数值与第一物理测量进行比较来生成验证响应。
-
公开(公告)号：CN104103520B
公开(公告)日：2017-04-05
申请号：CN201410135771.1
申请日：2014-04-04
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78 , H01L29/06
Abstract: 本发明涉及形成鳍片FET器件的方法以及鳍片FET结构。一种鳍片FET结构，包括体半导体衬底；从体半导体衬底延伸的半导体鳍片，半导体鳍片的每一个都具有顶部和底部以便半导体鳍片的底部被掺杂并且半导体鳍片的顶部未掺杂；直接位于多个半导体鳍片下面的体半导体衬底的部分被掺杂以形成n+或者P+阱；以及在鳍片的底部之间形成的氧化物。还公开了一种用于形成鳍片FET器件的方法。
-
公开(公告)号：CN104488079B
公开(公告)日：2017-04-26
申请号：CN201280064723.7
申请日：2012-12-24
Applicant: 国际商业机器公司
IPC: H01L27/12 , H01L21/336 , H01L29/78
CPC classification number: H01L29/41791 , H01L29/66795
Abstract: 提供了一种用于制造finFET器件的方法。在BOX层之上形成鳍结构。所述鳍结构包括半导体层并且在第一方向上延伸。栅极叠层形成在所述鳍结构上方的所述BOX层上，并且在第二方向上延伸。所述栅极叠层包括高K电介质层和金属栅极。在所述栅极叠层的侧壁上形成栅极间隔物，并且沉积外延层以合并所述鳍结构。注入离子以形成源极区和漏极区，并且在所述栅极间隔物的侧壁上形成伪间隔物。使用所述伪间隔物作为掩膜来使外延层的暴露部分凹陷或者完全去除。硅化形成邻接所述源极区和漏极区的硅化物区，每一个所述硅化物区包括位于所述源极区或漏极区的垂直侧壁上的垂直部分。
-
公开(公告)号：CN104733472A
公开(公告)日：2015-06-24
申请号：CN201410709261.0
申请日：2014-11-28
Applicant: 国际商业机器公司
IPC: H01L27/12 , H01L29/78 , H01L21/336
CPC classification number: H01L29/0692 , H01L21/308 , H01L21/845 , H01L27/1211 , H01L29/16 , H01L29/785
Abstract: 本发明提供含锗鳍与化合物半导体鳍的集成。在绝缘体层上形成含锗层和电介质帽层的叠层。该叠层被图案化以形成含锗半导体鳍和其上具有电介质帽结构的含锗芯结构。电介质掩蔽层被沉积和图案化以掩蔽含锗半导体鳍，同时使所述含锗芯结构的侧壁物理暴露。通过选择性外延化合物半导体材料，在每个含锗芯结构的周围形成环形化合物半导体鳍。每个含锗芯的中心部可被去除以使所述环形化合物半导体鳍的内侧壁物理暴露。可在所述环形化合物半导体鳍的物理暴露表面上形成高迁移率化合物半导体层。电介质掩蔽层和鳍帽电介质可被去除以提供含锗半导体鳍和化合物半导体鳍。
-
公开(公告)号：CN104247016A
公开(公告)日：2014-12-24
申请号：CN201280062604.8
申请日：2012-11-01
Applicant: 国际商业机器公司
IPC: H01L27/088
CPC classification number: H01L29/7843 , H01L29/6656 , H01L29/66795
Abstract: 鳍片FET和用于制造具有凹陷的应力衬里的鳍片FET的方法。一种方法包括提供具有鳍片的SOI衬底，在所述鳍片上形成栅极，在所述栅极上形成偏移隔离物，外延生长膜以合并所述鳍片，在所述栅极周围沉积虚设隔离物，以及使得合并的外延膜凹陷。然后在所述凹陷的合并外延膜上形成硅化物，之后在鳍片FET上沉积应力衬里。通过使用凹陷合并外延工艺，可以形成具有垂直(即，垂直于衬底)硅化物的MOSFET。所述垂直硅化物改善了扩展电阻。
-
-
-
-
-
-
-
-
-
Search Results
14
records
(took 0.031 seconds)
