-
公开(公告)号：CN103872185B
公开(公告)日：2016-06-29
申请号：CN201310629464.4
申请日：2013-11-29
Applicant: 国际商业机器公司
Inventor： K·E·福格尔 , B·赫克玛特绍塔巴里 , D·K·萨丹那 , G·G·沙希迪 , D·沙赫莉亚迪
IPC: H01L31/20 , H01L31/0352
CPC classification number: Y02P70/521
Abstract: 本发明涉及场效应叉指背接触光伏器件及其形成方法。一种形成光伏器件的方法，包括：在衬底上对电介质层进行构图，以形成在形状之间具有本地间隔并且在形状组之间具有远程间隔的构图的电介质，以及在所述构图的电介质之上沉积掺杂的外延层，使得在所述外延层的与所述衬底接触的部分中发生选择性的晶体生长并且在所述外延层的与所述构图的电介质接触的部分中发生非晶体生长。在所述构图的电介质的所述本地间隔之上形成第一金属接触，并且在所述远程间隔之上形成第二金属接触。使用所述第一和第二金属接触作为蚀刻掩膜蚀刻所述非晶体生长的暴露部分，从而形成交替的叉指发射极和背接触叠层。
-
公开(公告)号：CN103890576A
公开(公告)日：2014-06-25
申请号：CN201280010619.X
申请日：2012-02-25
Applicant: 国际商业机器公司
IPC: G01N27/327
CPC classification number: H01L29/78684 , B82Y10/00 , H01L21/823412 , H01L21/823475 , H01L21/84 , H01L23/5283 , H01L27/088 , H01L27/12 , H01L29/1606 , H01L51/0048 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了集成电路多层集成技术。在一个方面中，提供了一种制造集成电路的方法。该方法包括如下步骤。提供衬底。在所述衬底上形成被设置成叠层的多个互连层，每一个互连层包括一条或多条金属线，其中如果在所述叠层中在一个给定互连层上方存在互连层，则该给定互连层中的金属线大于在所述叠层中位于该给定互连层上方的互连层中的金属线，并且其中如果在所述叠层中在该给定互连层下方存在互连层，则该给定互连层中的金属线小于在所述叠层中位于该给定互连层下方的互连层中的金属线。在所述叠层的最顶层上形成至少一个晶体管。
-
公开(公告)号：CN103730403A
公开(公告)日：2014-04-16
申请号：CN201310478378.8
申请日：2013-10-14
Applicant: 国际商业机器公司
Inventor： S·W·比德尔 , B·赫克玛特绍塔巴里 , A·卡基菲鲁兹 , G·G·沙希迪 , D·沙赫莉亚迪
IPC: H01L21/762 , H01L27/12 , H01L29/786
CPC classification number: H01L21/7624 , H01L21/743 , H01L21/76898 , H01L21/84 , H01L29/78603 , H01L29/78648 , H01L29/78696 , H01L21/76801 , H01L21/76838 , H01L27/1214 , H01L29/786
Abstract: 本发明涉及半导体结构及其形成方法。提供了一种结构，与使用反向偏置pn结二极管相反，在该结构中背栅极区域彼此物理分开。在本公开中，背栅极区域可以首先穿过绝缘体上极薄半导体层（ETSOI）衬底的掩埋电介质材料形成。在掺杂剂激活之后，可以进行标准器件制造工艺。然后可以从原始ETSOI除去ETSOI衬底的半导体基层部分以暴露背栅极的表面。
-
公开(公告)号：CN101393909A
公开(公告)日：2009-03-25
申请号：CN200810129762.6
申请日：2008-08-18
Applicant: 国际商业机器公司
IPC: H01L27/02 , H01L27/12 , H01L23/522 , H03K19/20
CPC classification number: H01L27/1203 , H01L21/823425 , H01L21/84 , H01L27/07 , H01L29/785 , H01L29/78612
Abstract: 本发明涉及串联晶体管器件和反相器电路。一种串联晶体管器件包括串联源极、串联漏极、第一组元晶体管、以及第二组元晶体管。所述第一组元晶体管具有第一源极和第一漏极，以及所述第二组元晶体管具有第二源极和第二漏极。所有的所述组元晶体管具有相同的导电类型。所述串联源极是所述第一源极，以及所述串联漏极是所述第二漏极。所述组元晶体管中的一个组元晶体管的漏极与所述组元晶体管中的另一组元晶体管的源极合并。
-
公开(公告)号：CN103872176B
公开(公告)日：2017-06-16
申请号：CN201310625437.X
申请日：2013-11-28
Applicant: 国际商业机器公司
Inventor： S·W·比德尔 , B·赫克玛特绍塔巴里 , D·K·萨达那 , G·G·沙希迪 , D·沙赫莉亚迪
IPC: H01L31/18 , H01L31/05 , H01L27/142
CPC classification number: Y02E10/50 , Y02P70/521
Abstract: 本发明涉及具有集成光伏电池的器件及其制造方法。一种用于制造具有集成光伏电池的器件的方法，包括：在第一处理衬底上支撑半导体衬底；以及对所述半导体衬底进行掺杂以形成具有相反导电性的交替区域。在所述半导体衬底的第一侧上形成掺杂层。在所述掺杂层上对导电材料进行构图以形成导电岛，使得所述导电岛与所述交替区域对准，从而在单片结构上界定串联连接的多个光伏电池。
-
Patent Agency Ranking
公开(公告)号：CN103871893B
公开(公告)日：2017-04-12
申请号：CN201310613247.6
申请日：2013-11-27
Applicant: 国际商业机器公司
IPC: H01L21/336 , H01L29/78 , H01L27/092
CPC classification number: H01L29/785 , H01L21/823821 , H01L27/0886 , H01L27/0924 , H01L29/66795 , H01L29/7851
Abstract: 本发明涉及具有超陡逆行阱的体鳍片FET及其制造方法。一种用于在体衬底中形成鳍片晶体管的方法包括在体衬底上形成超陡逆行阱（SSRW）。阱包括在未掺杂层下形成的第一导电类型掺杂剂的掺杂部分。在未掺杂层上生长的鳍片材料。从鳍片材料形成鳍片结构，并且鳍片材料是未掺杂的或者掺杂的。邻近鳍片结构提供源极和漏极区域以形成鳍片场效应晶体管。
-
公开(公告)号：CN104218126B
公开(公告)日：2017-03-01
申请号：CN201410231720.9
申请日：2014-05-28
Applicant: 国际商业机器公司
Inventor： 陈自强 , B·赫克玛特绍塔巴里 , D·K·萨达那 , G·G·沙希迪 , D·沙赫莉亚迪
Abstract: 本发明涉及异质结发光二极管。一种用于形成发光器件的方法包括在单晶衬底上形成Ⅲ-Ⅴ单晶发射层以及在所述发射层上形成第一掺杂层。在所述第一掺杂层上沉积第一接触。通过机械方法从所述发射层去除所述单晶衬底。在所述发射层的去除所述衬底的一侧上形成第二掺杂层。所述第二掺杂层具有与所述第一掺杂层相反的掺杂剂导电性。在所述第二掺杂层上沉积第二接触。
-
公开(公告)号：CN103715199B
公开(公告)日：2017-01-18
申请号：CN201310456100.0
申请日：2013-09-29
Applicant: 国际商业机器公司
IPC: H01L27/115 , H01L21/8247 , H01L29/06 , H01L21/316
CPC classification number: H01L21/76251 , B82Y10/00 , H01L21/76283 , H01L21/84 , H01L27/115 , H01L27/11536 , H01L27/11543 , H01L27/11563 , H01L27/1203 , H01L29/66825 , H01L29/7881
Abstract: 本发明涉及采用半导体纳米颗粒的非易失性存储器件。在衬底的第一绝缘体层的顶面上沉积半导体纳米颗粒。在所述半导体纳米颗粒和所述第一绝缘体层之上沉积第二绝缘体层。然后将半导体层接合到所述第二绝缘体层以提供包括掩埋绝缘体层的绝缘体上半导体衬底，所述掩埋绝缘体层包括所述第一和第二绝缘体层以及嵌入其中的半导体纳米颗粒。在所述掩埋绝缘体层下方形成背栅电极，并且形成浅沟槽隔离结构以隔离所述背栅电极。采用相同的处理步骤在存储器件区域和逻辑器件区域中形成场效应晶体管。嵌入的纳米颗粒可用作非易失性存储器件的电荷存储器元件，其中在写入和擦除期间载流子隧穿通过所述第二绝缘体层而进入或离开所述半导体纳米颗粒。
-
公开(公告)号：CN103723674B
公开(公告)日：2016-02-17
申请号：CN201310481578.9
申请日：2013-10-15
Applicant: 国际商业机器公司
Abstract: 本发明涉及MEMS晶体管及其制造方法。公开了用于CMOS集成电路的FBEOL层级的MEMS晶体管。该MEMS晶体管包括集成电路内的腔。具有两端的MEMS悬臂开关被设置在该腔中且在两端中的至少一端被锚定。栅极和漏极位于该腔的侧壁中且与MEMS悬臂开关分隔开一间隙。响应于施加到栅极的电压，MEMS悬臂开关在与CMOS集成电路的FBEOL层级的平面平行的方向上移动跨过该间隙而与漏极接触，以允许电流在源极和漏极之间流动。也公开了制造MEMS晶体管的方法。根据该方法，在与CMOS集成电路的远后端制程（FBEOL）层级平行的平面中在FBEOL层级上构造MEMS悬臂开关、栅极和漏极。通过牺牲材料将MEMS悬臂开关与栅极和漏极分隔开，该牺牲材料最终被去除以释放MEMS悬臂开关且在MEMS悬臂开关与栅极和漏极之间提供间隙。
-
公开(公告)号：CN103594542B
公开(公告)日：2017-05-31
申请号：CN201310356176.6
申请日：2013-08-15
Applicant: 国际商业机器公司
Inventor： K·E·福格尔 , B·赫克玛特绍塔巴里 , D·K·萨丹那 , G·G·沙希迪 , D·沙赫莉亚迪
IPC: H01L31/0745 , H01L31/18
CPC classification number: H01L31/078 , H01L31/035227 , H01L31/035281 , H01L31/0725 , H01L31/0745 , H01L31/076 , H01L31/1824 , H01L31/1884 , H01L31/20 , Y02E10/548
Abstract: 本发明涉及光伏器件和形成光伏器件的方法。一种光伏器件，其包括吸收第一波长范围光的上部电池和吸收第二波长范围的光的底部电池。所述底部电池包括包含晶体含锗（Ge）层的异质结。所述晶体含锗（Ge）层的至少一个表面与含硅（Si）层接触，请求所述含Si层具有大于所述晶体含锗（Ge）层的带隙。
-
-
-
-
-
-
-
-
-
Search Results
30
records
(took 0.05 seconds)
