公开(公告)号：CN107430996A

公开(公告)日：2017-12-01

申请号：CN201680015732.5

申请日：2016-04-20

申请人： 桑迪士克科技有限责任公司

发明人： M.尼西卡瓦 ,  A.伊诺乌埃 ,  F.托雅马

IPC分类号： H01L21/265 ,  H01L21/8234 ,  H01L21/8238 ,  H01L27/088 ,  H01L27/092 ,  H01L27/112 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/08 ,  H01L29/417 ,  H01L29/66 ,  H01L29/78

CPC分类号： H01L29/7834 ,  H01L21/26513 ,  H01L21/823418 ,  H01L21/823475 ,  H01L21/823814 ,  H01L27/088 ,  H01L27/0922 ,  H01L27/11293 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/0847 ,  H01L29/41783 ,  H01L29/66598

摘要： 一种具有较高击穿电压的场效应晶体管，可以通过以下步骤提供：在栅极堆叠体之上形成邻接电介质材料层，形成与栅极堆叠体横向地间隔的通孔腔，选择性沉积单晶半导体材料，以及将沉积的单晶半导体材料的上部转化为抬高的源极/漏极区域。通孔腔中的选择性沉积的单晶半导体材料的下部可以具有较低浓度的掺杂，由此有效地增大源极区域和漏极区域的边缘处的两个陡峭结之间的距离。可选地，可以在形成邻接电介质材料层之前形成用于附加器件的嵌入的有源区域。可以在形成与顶表面垂直地间隔的抬高的有源区域的同时形成接触基板的顶表面的升高的有源区域。

公开(公告)号：CN105575818A

公开(公告)日：2016-05-11

申请号：CN201511026570.9

申请日：2015-12-31

申请人： 上海华虹宏力半导体制造有限公司

发明人： 钱文生

IPC分类号： H01L21/336 ,  H01L21/265 ,  H01L29/08

CPC分类号： H01L29/66598 ,  H01L21/26513 ,  H01L29/0847

摘要： 本发明公开了一种PMOS工艺方法，是在PMOS晶体管的源、漏注入之后，进行一次大原子杂质的离子注入，在源、漏下方形成大量由间隙原子构成的晶格缺陷。所述的大原子杂质，为硅、锗一类的元素，注入剂量>1E14/cm2，注入能量以杂质分布的峰值位置位于源漏结下方200埃以上。大原子离子注入之后，立即进行快速热退火，促使间隙原子增强硼扩散。本发明利用间隙原子束增强硼扩散的原理，在源漏结下方形成大量的间隙原子束，并快速热退火加大硼的纵向扩散，形成缓变的PMOS源漏结，增强击穿电压和降低结电容，降低器件的热载流子效应，提高器件可靠性。

公开(公告)号：CN104517896A

公开(公告)日：2015-04-15

申请号：CN201410768331.X

申请日：2014-12-12

申请人： 深圳市华星光电技术有限公司

发明人： 薛景峰 ,  张鑫 ,  陈归

IPC分类号： H01L21/77

CPC分类号： G03F7/70058 ,  G02F1/1368 ,  G02F2202/104 ,  H01L21/0274 ,  H01L21/223 ,  H01L21/2652 ,  H01L21/266 ,  H01L21/67011 ,  H01L27/1222 ,  H01L27/127 ,  H01L27/1285 ,  H01L27/1288 ,  H01L29/66492 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/786 ,  H01L29/78621 ,  H01L29/78675 ,  H01L21/77 ,  H01L21/027

摘要： 本发明公开了一种阵列基板的掺杂方法及制造设备，其方法包括：采用半调掩膜在基板的栅极绝缘层上形成光阻图案层，其中，基板上设有多晶硅图案层，栅极绝缘层覆盖多晶硅图案层，光阻图案层对应多晶硅图案层的待重掺杂区域形成镂空部，对应待轻掺杂区域形成第一光阻部，对应不掺杂区域形成第二光阻部，并且，第一光阻部比第二光阻部薄；对多晶硅图案层进行一次掺杂，以一次形成该多晶硅图案层的重掺杂区域和轻掺杂区域。通过上述方式，本发明能够通过一次掺杂形成多晶硅图案层的重掺杂区域和轻掺杂区域，减少LTPS阵列基板的生产工艺。

公开(公告)号：CN104425497A

公开(公告)日：2015-03-18

申请号：CN201410429530.8

申请日：2014-08-27

申请人： 瑞萨电子株式会社

发明人： 筱原博文 ,  尾田秀一 ,  岩松俊明

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L27/1203 ,  H01L21/26586 ,  H01L21/76229 ,  H01L21/76264 ,  H01L21/84 ,  H01L29/0653 ,  H01L29/36 ,  H01L29/45 ,  H01L29/66598 ,  H01L29/66681 ,  H01L29/78 ,  H01L29/7824 ,  H01L29/7835

摘要： 一种半导体装置及其制造方法，提高半导体装置的性能。在半导体基板上经由绝缘层而形成了半导体层的SOI基板中，在nMIS形成区域的半导体层和pMIS形成区域的半导体层上分别形成MISFET，在供电区域中，除去半导体层和绝缘层。在半导体基板内，以在俯视时包括nMIS形成区域和供电区域的方式形成p型半导体区域，以在俯视时包括pMIS形成区域和供电区域的方式形成n型半导体区域(NR2)。在半导体基板内，相比p型半导体区域为低杂质浓度的p型阱(PW)形成为内包p型半导体区域，相比n型半导体区域为低杂质浓度的n型阱(NW)形成为内包n型半导体区域。p型半导体区域和n型半导体区域比元件分离区域(ST)深。

公开(公告)号：CN100547763C

公开(公告)日：2009-10-07

申请号：CN200710145682.5

申请日：2007-09-13

申请人： 东部高科股份有限公司

发明人： 金宰熙

IPC分类号： H01L21/822 ,  H01L21/266

CPC分类号： H01L29/66659 ,  H01L29/42368 ,  H01L29/512 ,  H01L29/66598 ,  H01L29/7835

摘要： 本发明涉及用于形成半导体器件的方法，包括：在包括高压和低压阱的半导体衬底表面上方沉积具有预定厚度并对应阱的高压区域的第一氧化层，然后形成第一光刻胶图案。使用第一光刻胶图案作为掩模执行蚀刻工序，以便选择性蚀刻第一氧化层直到部分暴露半导体衬底，以形成第一氧化层图案。使用第一光刻胶图案作为掩模沉积具有预定厚度并且对应阱的低压区域的第二氧化层。去除第一光刻胶图案、涂覆多晶硅层然后形成第二光刻胶图案。使用第二光刻胶图案作为掩模执行蚀刻工序，选择性蚀刻多晶硅层直到部分暴露第一氧化层图案和第二氧化层。去除第二光刻胶图案。使用多晶硅层、第一氧化层图案和第二氧化层作为硬掩模执行杂质离子注入工序，以形成漂移区域。

公开(公告)号：CN1652352A

公开(公告)日：2005-08-10

申请号：CN200510054408.8

申请日：1994-09-20

申请人： 株式会社半导体能源研究所

发明人： 小沼利光 ,  菅原彰 ,  上原由起子 ,  张宏勇 ,  铃木敦则 ,  大沼英人 ,  山口直明 ,  须泽英臣 ,  鱼地秀贵 ,  竹村保彦

IPC分类号： H01L29/786 ,  H01L21/336 ,  H01L27/00 ,  H01L21/82

CPC分类号： H01L29/665 ,  H01L21/02145 ,  H01L21/02244 ,  H01L21/02258 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/31683 ,  H01L21/31687 ,  H01L21/321 ,  H01L27/124 ,  H01L27/127 ,  H01L29/458 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78627

摘要： 本发明提供一种半导体器件，其特征在于，包括：具有绝缘表面的衬底；在所述衬底上包括硅的半导体膜，所述半导体膜包括沟道区；在所述半导体膜中的一对高电阻率区，所述沟道区介于所述一对高电阻率区之间，其中所述一对高电阻率区包括第一浓度的一种导电类型的杂质；在所述半导体膜中与所述一对高电阻率区相邻的一对杂质区，其中所述一对杂质区包括高于所述第一浓度的第二浓度的同样导电类型的杂质；在所述沟道区上的栅电极，栅绝缘膜介于其间，其中所述栅电极部分地与每个所述一对高电阻率区重叠，其中每个所述一对杂质区包括镍硅化物。

公开(公告)号：CN1652351A

公开(公告)日：2005-08-10

申请号：CN200510054405.4

申请日：1994-09-20

申请人： 株式会社半导体能源研究所

发明人： 小沼利光 ,  菅原彰 ,  上原由起子 ,  张宏勇 ,  铃木敦则 ,  大沼英人 ,  山口直明 ,  须泽英臣 ,  鱼地秀贵 ,  竹村保彦

IPC分类号： H01L29/786 ,  H01L21/336 ,  H01L27/00 ,  H01L21/82

CPC分类号： H01L29/665 ,  H01L21/02145 ,  H01L21/02244 ,  H01L21/02258 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/31683 ,  H01L21/31687 ,  H01L21/321 ,  H01L27/124 ,  H01L27/127 ,  H01L29/458 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78627

摘要： 本发明提供一种半导体器件的制造方法，包括下列步骤：在衬底上形成包括硅的半导体膜，所述半导体膜至少包括成为高电阻率区的第一区和成为漏区的第二区，在所述半导体膜上形成栅绝缘膜；在所述半导体膜上形成栅电极，所述栅绝缘膜介于其间，其中所述半导体膜的所述第二区从所述栅绝缘膜露出；形成覆盖所述半导体膜、所述栅绝缘膜及所述栅电极的金属膜，其中所述金属膜与所述半导体膜的所述第二区接触；通过向所述第一区掺入杂质，以第一浓度产生一种导电类型，形成所述高电阻率区；通过向所述第二区掺入杂质，以高于所述第一浓度的第二浓度产生所述一种导电类型，形成一个漏区；其中在所述第一区上不形成所述金属硅化物层。

公开(公告)号：CN1257307A

公开(公告)日：2000-06-21

申请号：CN99127754.6

申请日：1999-11-17

申请人： 株式会社半导体能源研究所

发明人： 山崎舜平

IPC分类号： H01L21/336 ,  H01L21/8238 ,  H01L27/092

CPC分类号： H01L27/3262 ,  H01L21/28114 ,  H01L27/12 ,  H01L27/1214 ,  H01L27/1222 ,  H01L27/3244 ,  H01L27/3248 ,  H01L29/42384 ,  H01L29/66492 ,  H01L29/66598 ,  H01L29/66757 ,  H01L29/78621 ,  H01L29/78627 ,  H01L29/78675 ,  H01L29/78696 ,  H01L51/5256 ,  H01L2029/7863 ,  H01L2227/32

摘要： 提供一种可靠性得到改善的薄膜晶体管。栅极包括具有锥形部分的第一栅极和宽度比第一栅极窄的第二栅极。对半导体层经第一栅极掺入低浓度的磷。在半导体层中,在沟道形成区和n+型杂质区之间形成两种n-型杂质区。一些n-型杂质区与栅极交叠,而其它n-型杂质区不与栅极交叠。由于形成两种n-型杂质区,可降低截止电流,并可抑制性能的退化。

公开(公告)号：CN1009600B

公开(公告)日：1990-09-12

申请号：CN87107677

申请日：1987-11-03

申请人： 英特尔公司

发明人： 吴彬中 ,  马克·A·霍勒 ,  恩德·霍克莱克 ,  桑德拉·S·李

IPC分类号： H01L21/82 ,  H01L21/265 ,  H01L21/311

CPC分类号： H01L29/66598 ,  H01L21/823864 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7836 ,  Y10S148/053 ,  Y10S148/082 ,  Y10S148/106 ,  Y10S438/965

摘要： 本发明叙述了一种形成金属氧化物半导体场效应晶体管(MOSFET)的方法，其中的源和漏区的配置是通过基本上垂直于衬底表面的离子注入方式分两个步骤实现的，使得杂质的浓度随着远离电极元件的横向距离而增加，以便抑制热电子注入，防止沟道效应，增加穿通电压以及增加对栅有利的击穿电压。

公开(公告)号：CN108281358A

公开(公告)日：2018-07-13

申请号：CN201810170561.4

申请日：2011-05-12

申请人： 中芯国际集成电路制造(上海)有限公司

发明人： 李凡 ,  张海洋

IPC分类号： H01L21/336

CPC分类号： H01L21/3247 ,  H01L29/165 ,  H01L29/6653 ,  H01L29/66598 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7848

摘要： 公开了一种半导体器件及其制造方法。该方法包括：在衬底上形成栅极绝缘层和栅极；在所述栅极两侧分别形成间隔件；以所述栅极和所述间隔件为掩模来刻蚀所述衬底以形成凹槽；在所述间隔件两侧分别形成伪侧墙；以所述栅极、所述间隔件和所述伪侧墙为掩模来刻蚀所述衬底以形成凹部，所述凹部具有比所述凹槽更深的深度；去除所述伪侧墙；以及在所述凹槽和所述凹部中填充SiGe，从而形成所述半导体器件的源漏扩展区和源极/漏极区；其中，在所述填充SiGe的步骤之前，还包括对所述衬底进行加热以使得所述衬底的材料回流从而至少改变所述凹槽的接近栅极一侧的侧壁的形状的步骤。