公开(公告)号：CN106847898A

公开(公告)日：2017-06-13

申请号：CN201710147384.3

申请日：2012-05-18

Applicant: 瑞萨电子株式会社

Inventor： 山本芳树 ,  槙山秀树 ,  角村贵昭 ,  岩松俊明

IPC: H01L29/423 ,  H01L29/78 ,  H01L29/786 ,  H01L21/336

CPC classification number: H01L21/32 ,  H01L29/0847 ,  H01L29/42376 ,  H01L29/42384 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66772 ,  H01L29/78 ,  H01L29/7834 ,  H01L29/7836 ,  H01L29/7848 ,  H01L29/786 ,  H01L29/78618 ,  H01L29/78627

Abstract: 一种半导体器件，具有在衬底上隔着栅极绝缘膜(GI)而形成的栅电极(GE)、和形成在衬底上的源极‑漏极用的半导体层(EP1)。半导体层(EP1)的上表面处于比栅电极(GE)的正下方的衬底的上表面高的位置上。而且，栅电极(GE)的栅长方向上的端部位于半导体层(EP1)上。

公开(公告)号：CN106537605A

公开(公告)日：2017-03-22

申请号：CN201580037459.1

申请日：2015-06-11

Applicant: 高通股份有限公司

Inventor： X·李 ,  J·J·徐 ,  X·陆 ,  M·M·诺瓦克 ,  S·H·康 ,  X·陈 ,  Z·王 ,  Y·陆

IPC: H01L29/792 ,  H01L29/51 ,  H01L29/423 ,  H01L27/112 ,  G11C16/26 ,  G11C16/10

CPC classification number: G11C16/10 ,  G11C11/223 ,  G11C11/2259 ,  G11C11/2273 ,  G11C11/2275 ,  G11C16/26 ,  H01L27/11246 ,  H01L29/4234 ,  H01L29/513 ,  H01L29/517 ,  H01L29/7836 ,  H01L29/792

Abstract: 一种装置包括多次可编程(MTP)存储器器件。该MTP存储器器件包括金属栅极、基板材料、以及该金属栅极与该基板材料之间的氧化结构。该氧化结构包括氧化铪层和二氧化硅层。该氧化铪层与该金属栅极接触，以及与该二氧化硅层接触。该二氧化硅层与该基板材料接触。该MTP器件包括晶体管，并且该MTP存储器器件的非易失性状态是基于该晶体管的阈值电压的。

公开(公告)号：CN105870060A

公开(公告)日：2016-08-17

申请号：CN201610252340.2

申请日：2010-09-15

Applicant: 三重富士通半导体股份有限公司

Inventor： 斯科特·E·汤普森 ,  达莫代尔·R·图马拉帕利

IPC: H01L21/8234 ,  H01L27/088 ,  H01L29/10 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/823412 ,  H01L21/0262 ,  H01L21/26513 ,  H01L21/823481 ,  H01L21/823493 ,  H01L21/823807 ,  H01L21/823892 ,  H01L21/84 ,  H01L27/0207 ,  H01L27/0921 ,  H01L27/11 ,  H01L27/1104 ,  H01L29/0653 ,  H01L29/105 ,  H01L29/1079 ,  H01L29/1083 ,  H01L29/66545 ,  H01L29/66568 ,  H01L29/66628 ,  H01L29/7834 ,  H01L29/7838 ,  H01L21/82345 ,  H01L27/088 ,  H01L29/66537 ,  H01L29/7836

Abstract: 公开一种降低电子装置中的功耗的系统和方法，一种电子装置和系统及用于制造和使用该电子装置和系统的方法，以及一种半导体器件。主要通过重新使用块CMOS处理流程和制造技术来实施该结构和方法。该结构和方法涉及深度耗尽沟道(DDC)设计，允许CMOS基装置相比于传统的块CMOS具有降低的西格玛VT，并能允许在沟道区域中具有掺杂剂的FET的阈值电压VT被更精确地设定。DDC设计还相比于传统的块CMOS晶体管具有强体效应，其允许对功耗进行重要的动态控制。

公开(公告)号：CN105359260A

公开(公告)日：2016-02-24

申请号：CN201480037799.X

申请日：2014-07-02

Applicant: 德克萨斯仪器股份有限公司

Inventor： M·楠达库玛

IPC: H01L21/336 ,  H01L29/66

CPC classification number: H01L21/823418 ,  H01L21/02164 ,  H01L21/02274 ,  H01L21/02636 ,  H01L21/2254 ,  H01L21/31116 ,  H01L21/823437 ,  H01L21/823456 ,  H01L27/088 ,  H01L27/1116 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/7836

Abstract: 在所描述的例子中，集成电路(100)包括衬底(102)。第一MOS晶体管(106)包括布置在第一介电层(148)上的第一替代栅极(152)以及第一沟道。第一沟道沿水平表面和竖直表面两者邻近第一介电层(148)延伸。第二MOS晶体管(108)包括布置在第二介电层(150)上的第二替代栅极(154)以及第二沟道。第二沟道沿水平表面而不是竖直表面邻近第二介电层(150)延伸。第一介电层(148)和第二介电层(150)具有大体上相同的组成。第一替代栅极(152)和第二替代栅极(154)具有大体上相同的组成。第一MOS晶体管(106)和第二MOS晶体管(108)具有相同极性。

公开(公告)号：CN103280460A

公开(公告)日：2013-09-04

申请号：CN201310194265.5

申请日：2013-05-22

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 韩成功

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7835 ,  H01L29/0653 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/7816 ,  H01L29/7834 ,  H01L29/7836

Abstract: 本发明提供一种注入形成具有叠加漂移区的高压PMOS晶体管，包括P型硅衬底；位于P型硅衬底中的深N阱；位于深N阱中的水平方向且掺杂浓度和结深按序同时依次递增的叠加漂移区。本发明还提供一种注入形成具有叠加漂移区的高压PMOS晶体管的制造方法，包括提供P型硅衬底；向P型硅衬底中注入N型杂质，以扩散形成深N阱；沿深N阱中的水平方向分别注入不同掺杂浓度的P型杂质，在深N阱的水平方向中依次扩散形成掺杂浓度和结深按序同时依次递增的叠加漂移区。本发明通过用多重漂移区的组合作为高压PMOS的漂移区，使不同的漂移区中的P型杂质注入叠加在高压PMOS的漂移区中可以形成更好的浓度梯度，以使高压PMOS获得更好的击穿电压与导通电阻的特性。

公开(公告)号：CN101884096B

公开(公告)日：2012-06-20

申请号：CN200880119080.5

申请日：2008-11-25

Applicant: 夏普株式会社

Inventor： 多田宪史 ,  高藤裕 ,  福岛康守 ,  富安一秀 ,  竹井美智子 ,  中川和男 ,  松本晋

IPC: H01L21/336 ,  H01L21/02 ,  H01L27/12 ,  H01L29/786

CPC classification number: H01L27/1266 ,  H01L21/263 ,  H01L27/1214 ,  H01L29/6675 ,  H01L29/7836

Abstract: 本发明提供一种半导体装置及其制造方法。器件部形成工序包括：在基体层的表面形成绝缘膜的绝缘膜形成工序、在绝缘膜的表面均匀地形成导电层的导电层形成工序、和通过对导电层进行图案形成来形成电极的电极形成工序。而且，对基体层离子注入剥离用物质来形成剥离层的剥离层形成工序，在电极形成工序之前进行。

公开(公告)号：CN101154684B

公开(公告)日：2011-01-19

申请号：CN200710153117.3

申请日：2007-09-26

Applicant: 夏普株式会社

Inventor： 林敬司

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/26586 ,  H01L21/26513 ,  H01L29/4236 ,  H01L29/66553 ,  H01L29/66621 ,  H01L29/7834 ,  H01L29/7836

Abstract: 一种可防止电涌电压/电流破坏栅极氧化膜的高耐压晶体管，其具备：栅极电极，设置在半导体基板上形成的沟槽中；源极和漏极，在栅极电极的两侧，分别与栅极电极空出规定间隔来形成；电场缓和层，沿沟槽在源极侧的侧壁与沟槽在漏极侧的侧壁形成；以及电场缓和层，形成于栅极电极与源极之间、和栅极电极与漏极之间。

公开(公告)号：CN101410951A

公开(公告)日：2009-04-15

申请号：CN200480002308.4

申请日：2004-01-15

Applicant: 国际商业机器公司

Inventor： 卡尔·拉登斯 ,  奥默·H·多库马西 ,  布鲁斯·B·多里斯 ,  奥利格·格卢申科夫 ,  杰克·A·曼德尔曼

IPC: H01L21/265 ,  H01L21/28 ,  H01L21/336 ,  H01L29/49 ,  H01L29/78

CPC classification number: H01L29/4983 ,  H01L21/26586 ,  H01L21/28105 ,  H01L29/66484 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7831 ,  H01L29/7836 ,  Y10S257/90

Abstract: 一种低GIDL电流MOSFET器件(90)结构及其制备方法，该器件提供了低GIDL电流。该MOSFET器件结构包含其边缘可与源极/漏极扩散(88，88)略微重叠的中部栅极导体(10)，以及通过薄的绝缘和扩散阻挡层(50，52)与中部栅极导体分开的侧翼栅极导体(70，70)。

公开(公告)号：CN100405612C

公开(公告)日：2008-07-23

申请号：CN03808462.7

申请日：2003-04-16

Applicant: 松下电器产业株式会社

Inventor： 高木刚

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/49 ,  H01L21/28

CPC classification number: H01L29/4983 ,  H01L21/2807 ,  H01L21/28105 ,  H01L21/28114 ,  H01L21/28247 ,  H01L21/32105 ,  H01L21/823807 ,  H01L21/823842 ,  H01L21/82385 ,  H01L21/823864 ,  H01L29/1054 ,  H01L29/7836 ,  H01L29/802

Abstract: 本发明涉及一种半导体装置的制造方法，其包括：在半导体基板10上隔着栅极绝缘膜11形成下部栅电极膜的工序；在下部栅电极膜上形成由比下部栅电极膜氧化速度慢的材料构成的上部栅电极膜的工序；对上部栅电极膜及下部栅电极膜进行图案化处理、形成具有下部栅电极12a及上部栅电极12b的栅电极12的工序；向半导体基板10中导入杂质、形成源-漏极区域15的工序；对下部栅电极12a及上部栅电极12b的侧面进行氧化、形成下部栅电极12a侧方的栅极长方向的厚度比上部栅电极12b的侧方的栅极长方向的厚度大的氧化膜侧壁13的工序。

公开(公告)号：CN101211980A

公开(公告)日：2008-07-02

申请号：CN200710302157.X

申请日：2007-12-17

Applicant: 东部高科股份有限公司

Inventor： 金知泓 ,  丁详勋

IPC: H01L29/78 ,  H01L27/04 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/66568 ,  H01L29/7833 ,  H01L29/7836

Abstract: 本发明公开一种能够防止衬底电流形成的高压半导体器件。制造高压半导体器件的方法包括：在半导体衬底中形成阱，在部分半导体衬底中形成器件隔离薄膜，在半导体衬底的表面下方形成一组漂移区，在半导体衬底的表面上形成栅极以与至少一个漂移区的部分相重叠，以及在形成于栅极对侧上的半导体衬底漂移区的表面下方形成源极和漏极区域。有利地，半导体器件的衬底电流将并提高了操作耐电压，改善了高压晶体管的特性。