公开(公告)号：CN104112744B

公开(公告)日：2019-05-28

申请号：CN201410156082.9

申请日：2014-04-17

Applicant: 精工爱普生株式会社

Inventor： 古畑智之

IPC: H01L27/088 ,  H01L23/532 ,  H01L21/8234

CPC classification number: H01L29/4232 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/66681 ,  H01L29/66689 ,  H01L29/7816 ,  H01L2229/00

Abstract: 本发明涉及一种半导体装置及其制造方法，所述半导体装置包括：半导体基板，其具有第一面；体区，其位于半导体基板中，且与第一面相接；栅绝缘膜，其以与体区相接的方式设置在第一面上；栅电极，其位于栅绝缘膜上；第一绝缘体膜，其覆盖栅电极的侧面的至少一部分；接触区，其以与第一面相接的方式设置在体区内、且对第一面俯视观察时与栅电极不同的位置处；第二绝缘体膜，其包含与第一绝缘体膜的材料不同的材料，且位于体区、栅电极以及第一绝缘体膜上，并且在接触区上具有接触孔。

公开(公告)号：CN104241384B

公开(公告)日：2018-02-23

申请号：CN201410489590.9

申请日：2014-09-23

Applicant: 矽力杰半导体技术(杭州)有限公司

Inventor： 游步东 ,  王猛 ,  吕政

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66681 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/42368 ,  H01L29/66689 ,  H01L29/7816

Abstract: 公开了一种制造横向双扩散金属氧化物半导体晶体管的方法。所述方法包括：在半导体层的表面形成高压栅极电介质；在半导体层上形成至少一部分与高压栅极电介质相邻的薄栅极电介质；在薄栅极电介质和高压栅极电介质上形成栅极导体；采用第一掩模图案化栅极导体，限定栅极导体的第一侧壁，其中，第一侧壁位于薄栅极电介质上方；采用第二掩模图案化栅极导体，限定栅极导体的第二侧壁，其中，第二侧壁的至少一部分位于高压栅极电介质上方；形成第一掺杂类型的源区和漏区，其中，该方法还包括经由第一掩模来注入掺杂剂，形成第二掺杂类型的体区，第二掺杂类型与第一掺杂类型相反。该方法简化工艺步骤并提高最终器件的可靠性。

公开(公告)号：CN104900691B

公开(公告)日：2018-02-13

申请号：CN201510260892.3

申请日：2015-05-21

Applicant: 旺宏电子股份有限公司

Inventor： 简郁芩 ,  詹景琳

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L29/861 ,  H01L21/329

CPC classification number: H01L29/063 ,  H01L29/0634 ,  H01L29/0649 ,  H01L29/1087 ,  H01L29/402 ,  H01L29/66325 ,  H01L29/66689 ,  H01L29/7393 ,  H01L29/7816 ,  H01L29/8611 ,  H01L29/8618

Abstract: 本发明公开了一种半导体元件包括具有第一电性的一基材、具有第二电性并形成于基材之中的一高压阱区、形成于高压阱区中的一漂移区、形成于高压阱区中且与漂移区隔离的一漏极，以及具有第一电性、形成在高压阱区中且位于漂移区和漏极之间的一埋藏区。

公开(公告)号：CN103545374B

公开(公告)日：2017-04-26

申请号：CN201310300798.7

申请日：2013-07-17

Applicant: 富士通半导体股份有限公司

Inventor： 小野田道广

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7833 ,  H01L21/823814 ,  H01L27/0922 ,  H01L29/0611 ,  H01L29/0653 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/1087 ,  H01L29/402 ,  H01L29/66689 ,  H01L29/7816

Abstract: 一种半导体器件包括：第一导电类型的半导体衬底，形成在半导体衬底中的第二导电类型的第一区域，形成在第一区域中的第一导电类型的第二区域，形成在第二区域中的第二导电类型的源区，形成在第一区域中的第二导电类型的漏区，在漏区的侧面上包括第一区域与第二区域之间的一部分边界的第一结部分，在与第一结部分不同的位置处包括第一区域与第二区域之间的一部分边界的第二结部分，形成在第一结上方的栅极，以及形成在第二结部分上方并且电性独立于栅极的导体图案。本发明提供的半导体器件能够提高击穿电压，提高半导体器件的性能。

公开(公告)号：CN103443927B

公开(公告)日：2016-12-07

申请号：CN201280013855.7

申请日：2012-02-21

Applicant: 瑞萨电子株式会社

Inventor： 久保俊次

IPC: H01L29/78 ,  H01L21/8234 ,  H01L27/088

CPC classification number: H01L29/0847 ,  H01L29/0615 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/086 ,  H01L29/0865 ,  H01L29/0878 ,  H01L29/1045 ,  H01L29/1095 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 从半导体基板（SUB）的主表面到预定的深度形成N型阱（NW），在该N型阱（NW）中形成P型阱PW）和N型漏极区域（ND）。在P型阱（PW）中，形成N型源极区域（NS）、N+型源极区域（NNS）以及P+型杂质区域（BCR）。N型源极区域（NS）在位于N+型源极区域（NNS）的正下方的区域中形成，在位于P+型杂质区域（BCR）的正下方的区域中没有形成，P+型杂质区域（BCR）直接接触到P型阱（PW）。

公开(公告)号：CN105845736A

公开(公告)日：2016-08-10

申请号：CN201610325621.6

申请日：2016-05-17

Applicant: 昆山华太电子技术有限公司

Inventor： 彭虎 ,  张耀辉 ,  莫海锋

IPC: H01L29/78 ,  H01L29/417 ,  H01L29/10 ,  H01L29/36 ,  H01L21/336

CPC classification number: H01L29/78 ,  H01L29/7816 ,  H01L29/1045 ,  H01L29/36 ,  H01L29/4175 ,  H01L29/66689

Abstract: 本发明公开了一种LDMOS器件结构，包括金属连接层，所述金属连接层将LDMOS器源极从表面连接至衬底，所述LDMOS器件的沟道为浓度渐变沟道。同时也公开了该器件结构的制作方法。本发明采用多晶硅刻蚀后淀积一层台阶覆盖率高的介质层作为注入阻挡层，解决了光刻对位精度问题，可以实现0.25um以下栅长的自对准注入；同时采用金属连接层将源极从表面连接至衬底，金属连接层工艺在器件形成后进行，从而可以实现0.25um以下的栅长，制造良率和均匀性都可以得到保障。

公开(公告)号：CN105633163A

公开(公告)日：2016-06-01

申请号：CN201510824638.1

申请日：2015-11-24

Applicant: 美国博通公司

Inventor： 伊藤明

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/7816 ,  H01L21/26513 ,  H01L21/266 ,  H01L29/0653 ,  H01L29/0878 ,  H01L29/66689 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/66681

Abstract: 本申请涉及增大用于铸造工艺的LDMOS装置的击穿电压。一种具有改进的击穿电压的横向扩散MOS(LDMOS)装置，包括：衬底，该衬底包括深阱；漏极区，该漏极区形成在深阱中并且与深阱的第一区接触；以及源极区，该源极区形成在深阱中并且与深阱的第二区接触。深阱的第一区和第二区的掺杂浓度彼此不同。深阱的第一区和第二区的掺杂浓度之间的差值取决于用于形成深阱的注入布局技术。

公开(公告)号：CN103646964B

公开(公告)日：2016-04-20

申请号：CN201310574182.9

申请日：2011-03-10

Applicant: 立锜科技股份有限公司

Inventor： 杨清尧 ,  黄宗义 ,  朱焕平 ,  苏宏德

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/4238 ,  H01L21/28114 ,  H01L21/823425 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0847 ,  H01L29/086 ,  H01L29/0865 ,  H01L29/42368 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本发明提出一种双扩散金属氧化物半导体(double diffused metal oxide semiconductor,DMOS)元件及其制造方法。该双扩散金属氧化物半导体包含绝缘结构以定义元件区，并包含环状栅极，其外部为漏极，内部由外而内为轻掺杂漏极区、源极、与本体极。为增加环状栅极角落的次临界电压，环状结构的角落完全设置于绝缘结构上，或在轻掺杂漏极区与环状结构的角落间，分开一段预设距离。

公开(公告)号：CN103633136B

公开(公告)日：2016-02-10

申请号：CN201210297088.9

申请日：2012-08-20

Applicant: 上海华虹宏力半导体制造有限公司

Inventor： 钱文生

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L29/66681 ,  H01L29/0615 ,  H01L29/0634 ,  H01L29/0873 ,  H01L29/0878 ,  H01L29/0882 ,  H01L29/0886 ,  H01L29/66659 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7835

Abstract: 本申请公开了一种LDMOS器件，在沟道和漏端之间具有第二导电类型的漂移区，所述漂移区的上表面水平，在所述漂移区中紧邻漏端分布有第一导电类型的漂移区埋层；从漏端到沟道的方向上所述漂移区埋层的深度递减，以使得LDMOS器件工作时漂移区总是完全被耗尽；所述第一导电类型、第二导电类型分别是p型、n型；或者相反。本申请还公开了所述LDMOS器件的制造方法。本申请的LDMOS器件可同时获得高击穿电压和低导通电阻，器件特性比传统器件有很大的提高。

公开(公告)号：CN103187450B

公开(公告)日：2015-09-30

申请号：CN201210585178.8

申请日：2012-12-28

Applicant: 株式会社索思未来

Inventor： 高田和彦

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

CPC classification number: H01L21/823493 ,  H01L21/265 ,  H01L27/0629 ,  H01L29/0653 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/0873 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/66106 ,  H01L29/66484 ,  H01L29/66659 ,  H01L29/66681 ,  H01L29/66689 ,  H01L29/7816 ,  H01L29/7821 ,  H01L29/7835 ,  H01L29/866

Abstract: 一种半导体器件及其制造方法，该半导体器件包括：第一和第二n型阱，形成在p型半导体衬底中，第二n型阱深于第一n型阱；第一和第二p型背栅区，形成在第一和第二n型阱中；第一和第二n型源极区，形成在第一和第二p型背栅区中；第一和第二n型漏极区，形成在第一和第二n型阱中，且位于与第一和第二n型源极区相对的位置处，将第一和第二p型背栅区夹在中间；以及场隔离膜，形成在该衬底上，该场隔离膜在第一和第二p型背栅区之间以及第一和第二n型漏极区之间的位置处；由此第一晶体管形成在第一n型阱中，而具有高于第一晶体管的反向电压耐受性的第二晶体管形成在第二n型阱中。本发明可形成具有反向电压耐受性的高击穿电压MOS晶体管。