-
公开(公告)号：CN1669152A
公开(公告)日：2005-09-14
申请号：CN03816779.4
申请日：2003-06-12
Applicant: 因芬尼昂技术股份公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823412 , H01L21/823418 , H01L21/823425 , H01L29/66666 , H01L29/7827
Abstract: 本发明提供有关具有一半导体层(10)的一垂直场效晶体管的解释，而在其中，一已掺杂沟道区域乃会沿着一凹陷(72)而配置。一“埋藏”终端区域(18，54)会导通至该半导体层的一表面，因此，该场效晶体管乃具有杰出的电性特质，并且可以简单的制造。
-
公开(公告)号：CN1841672A
公开(公告)日：2006-10-04
申请号：CN200610008990.9
申请日：2006-01-28
Applicant: 因芬尼昂技术股份公司 , 国际商业机器公司
IPC: H01L21/306 , H01L21/8242 , H01L27/108
CPC classification number: H01L21/30604 , H01L29/66181
Abstract: 衬底中形成的沟槽壁的表面区域增加了。阻挡层形成于沟槽壁上，以使阻挡层在靠近沟槽的角处更薄，并在沟槽的角之间更厚。通过阻挡层将掺杂剂引入衬底以形成靠近沟槽的角处的衬底中更高掺杂区域和在沟槽的角之间的更低掺杂区域。除去阻挡层，并以比衬底的更高掺杂区域更高的速率蚀刻衬底的更低掺杂区域的方式蚀刻沟槽壁，将沟槽加宽和加长并在沟槽壁的相交处形成圆角。
-
公开(公告)号：CN1666320A
公开(公告)日：2005-09-07
申请号：CN03816143.5
申请日：2003-06-21
Applicant: 因芬尼昂技术股份公司
IPC: H01L21/28 , H01L21/336 , H01L29/78
CPC classification number: H01L29/66545 , H01L21/28141 , H01L29/6656 , H01L29/6659
Abstract: 本发明涉及一种短沟道场效晶体管制造方法。本发明乃涉及一种制造一短沟道场效晶体管的方法，包括下列步骤：形成一次微影栅极牺牲层(3M)，在该次微影栅极牺牲层(3M)的侧壁处形成间隙壁(7S)，移除该次微影栅极牺牲层(3M)以形成一栅极凹陷，以及在该栅极凹陷中形成一栅极介电质(10)与一控制层(11)，而如此的结果为会形成在低于100纳米范围内的临界尺寸中具有最小波动的一短沟道FET。
-
公开(公告)号：CN100409455C
公开(公告)日：2008-08-06
申请号：CN03816779.4
申请日：2003-06-12
Applicant: 因芬尼昂技术股份公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/823412 , H01L21/823418 , H01L21/823425 , H01L29/66666 , H01L29/7827
Abstract: 本发明提供有关具有一半导体层(10)的一垂直场效晶体管的解释，而在其中，一已掺杂沟道区域会沿着一凹陷(72)而配置。一“埋藏”终端区域(18，54)会导通至该半导体层的一表面，因此，该场效晶体管具有杰出的电性特质，并且可以简单的制造。
-
公开(公告)号：CN100355085C
公开(公告)日：2007-12-12
申请号：CN00805029.5
申请日：2000-01-05
Applicant: 因芬尼昂技术股份公司
IPC: H01L29/51
CPC classification number: H01L21/28185 , H01L21/28194 , H01L21/28202 , H01L21/31604 , H01L29/511 , H01L29/517 , H01L29/518
Abstract: 按本发明制备具有由氧化钨(WOX)制的至少一个层的，必要时具有由氧化钨(WOX)制的一个已结构化层的一种半导体元件。按本发明的半导体元件的特征在于，氧化钨层(WOX)的相对介电常数(εr)大于50。
-
Patent Agency Ranking
公开(公告)号：CN100409410C
公开(公告)日：2008-08-06
申请号：CN03814208.2
申请日：2003-05-14
Applicant: 因芬尼昂技术股份公司
Inventor： H·图斯
CPC classification number: H01L21/28185 , H01L21/28194 , H01L29/513 , H01L29/518
Abstract: 本发明涉及一种用以制造间隙结构的方法，其包含步骤：形成一具有一栅极沉积抑制层(2A)的栅极绝缘层(2)、一栅极层(3)与一覆盖沉积抑制层(4)于一半导体基板(1)上，并图形化该栅极层(3)与该覆盖沉积抑制层(4)，以形成栅极堆栈(G)；利用该等沉积抑制层(2A，4)而选择性地沉积一绝缘层(6)以便高度准确地形成一间隙结构。
-
公开(公告)号：CN100367487C
公开(公告)日：2008-02-06
申请号：CN03808982.3
申请日：2003-04-10
Applicant: 因芬尼昂技术股份公司
IPC: H01L21/768
Abstract: 本发明系关于一种制造具低电阻的含金属层(5C)之方法，首先具第一晶粒大小的含金属起始层(5A)形成于载体物质(2)上。之后，经局部定界热区域(W)被制造及以一种方式于该含金属起始层(5A)移动使得该含金属起始层(5A)的再结晶为产生具第二晶粒大小(其相对于该第一晶粒大小被加大)的含金属层(5C)的目的而进行。具改良电性质的含金属层以此方式得到。
-
公开(公告)号：CN100367463C
公开(公告)日：2008-02-06
申请号：CN03816143.5
申请日：2003-06-21
Applicant: 因芬尼昂技术股份公司
IPC: H01L21/28 , H01L21/336 , H01L29/78
CPC classification number: H01L29/66545 , H01L21/28141 , H01L29/6656 , H01L29/6659
Abstract: 本发明涉及一种制造短沟道场效晶体管的方法，该方法主要包括下列步骤：形成次微影栅极牺牲层(3M)，在该次微影栅极牺牲层(3M)的侧壁处形成间隙壁(7S)，移除该次微影栅极牺牲层(3M)以形成栅极凹陷，以及在该栅极凹陷中形成栅极电介质(10)和控制层(11)。如此的结果为会形成在低于100纳米范围内的临界尺寸中具有最小波动的短沟道FET。
-
公开(公告)号：CN1663025A
公开(公告)日：2005-08-31
申请号：CN03814208.2
申请日：2003-05-14
Applicant: 因芬尼昂技术股份公司
Inventor： H·图斯
CPC classification number: H01L21/28185 , H01L21/28194 , H01L29/513 , H01L29/518
Abstract: 本发明涉及一种用以制造间隙结构的方法，其包含步骤：形成一具有一栅极沉积抑制层(2A)的栅极绝缘层(2)、一栅极层(3)与一覆盖沉积抑制层(4)于一半导体基板(1)上，并图形化该栅极层(3)与该覆盖沉积抑制层(4)，以形成栅极堆栈(G)；利用该等沉积抑制层(2A，4)而选择性地沉积一绝缘层(6)以便高度准确地形成一间隙结构。
-
公开(公告)号：CN100474535C
公开(公告)日：2009-04-01
申请号：CN03823916.7
申请日：2003-09-19
Applicant: 因芬尼昂技术股份公司
IPC: H01L21/336 , H01L29/06
CPC classification number: H01L29/66636 , H01L21/283 , H01L21/30604 , H01L21/31 , H01L21/3205 , H01L29/0653 , H01L29/41783
Abstract: 本发明涉及一种具有局部源极/漏极绝缘的场效晶体管，以及一种相关的制造方法，其中，一源极凹陷(SV)以及一源极凹陷(DV)乃于一半导体基板(1)中彼此间隔的方式形成，一凹陷绝缘层(VI)乃至少会形成于该等源极以及漏极凹陷(SV，DV)的一底部区域中，以及一导电填充层(F)，其用于实现源极以及漏极区域(S，D)并填满该等源极以及漏极凹陷(SV，DV)。并且，伴随者一栅极介电质(3)以及一栅极层(4)而具有降低的接面电容的场效晶体管乃可由所述方法中获得。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.031 seconds)
