公开(公告)号：CN105190894B

公开(公告)日：2018-07-10

申请号：CN201480008732.3

申请日：2014-02-17

Applicant: 高通股份有限公司

Inventor： R·杜塔

IPC: H01L29/66 ,  H01L27/08 ,  H01L29/93 ,  H01L29/94

CPC classification number: H01L29/93 ,  H01L27/0808 ,  H01L29/66174 ,  H01L29/66181 ,  H01L29/945

Abstract: 描述了用于实现可变(例如，可调谐)3端电容器件的方法和装置。在各实施例中，彼此间隔开的垂直控制柱在具有与控制柱的极性相反的极性的阱中延伸。控制柱按平行于深沟槽栅极与阱拾取区但在深沟槽栅极与阱拾取区之间延伸的一行来安排。通过改变施加到控制柱的电压，柱周围耗尽区的大小可变化，从而造成沟槽栅极与连接到阱拾取区的拾取端之间的电容的变化。控制柱的一般垂直的性质便于控制大范围的电压，同时允许使用常见半导体制造步骤进行制造，使得器件易于与其他半导体器件一起实现在芯片上。

公开(公告)号：CN103996599B

公开(公告)日：2018-03-02

申请号：CN201410025833.3

申请日：2014-01-20

Applicant: 飞兆半导体公司

Inventor： 丹尼尔·哈恩 ,  史蒂文·莱比格尔 ,  金成龙 ,  克里斯托弗·纳萨尔 ,  詹姆斯·霍耳

IPC: H01L21/02 ,  H01L23/522

CPC classification number: H01L28/75 ,  H01L27/0629 ,  H01L27/0635 ,  H01L28/20 ,  H01L29/0847 ,  H01L29/1045 ,  H01L29/1083 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66181 ,  H01L29/66272 ,  H01L29/665 ,  H01L29/66659 ,  H01L29/7322 ,  H01L29/7835 ,  H01L29/94 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明在一个总体方面涉及半导体加工方法，所述方法可包括形成设置在P型硅基板内的N型硅区域。所述方法还可以包括在所述P型硅基板中形成场氧化物(FOX)层，其中所述FOX层包括暴露出所述N型硅区域的至少一部分的开口。所述方法还可以包括形成降低表面场(RESURF)氧化物(ROX)层，所述层具有设置在所述暴露的N型硅区域上的第一部分和设置在所述FOX层上的第二部分，其中所述ROX层包括与所述暴露的N型硅区域接触的第一介电层和设置在所述第一介电层上的第二介电层。所述方法还可以包括形成掺杂多晶硅层，所述层具有设置在所述ROX层的所述第一部分上的第一部分和设置在所述ROX层的所述第二部分上的第二部分。

公开(公告)号：CN107564953A

公开(公告)日：2018-01-09

申请号：CN201610512157.1

申请日：2016-07-01

Applicant: 中芯国际集成电路制造(上海)有限公司 ,  中芯国际集成电路制造(北京)有限公司

Inventor： 周飞

IPC: H01L29/66 ,  H01L29/78

CPC classification number: H01L29/93 ,  H01L21/76895 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823475 ,  H01L29/0649 ,  H01L29/0688 ,  H01L29/0847 ,  H01L29/1079 ,  H01L29/41783 ,  H01L29/41791 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/66174 ,  H01L29/66181 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/6681 ,  H01L29/7851 ,  H01L29/94

Abstract: 本发明公开了一种变容晶体管及其制造方法，涉及半导体技术领域。该变容晶体管包括：具有第一导电类型的半导体鳍片；包绕半导体鳍片的一部分的彼此分离的多个栅极结构，所述多个栅极结构至少包括：在半导体鳍片的边缘上的伪栅极结构、以及与伪栅极结构间隔开的第一栅极结构，每个栅极结构包括：在半导体鳍片的一部分表面上的栅极绝缘物层、在栅极绝缘物层上的栅极、以及用于栅极的间隔物；以及在半导体鳍片上且在伪栅极结构与第一栅极结构之间的抬升的源极或漏极；其中伪栅极结构所包括的栅极与抬升的源极或漏极电连接到相同电位。本发明可以使得源极和漏极的形貌规整，并且可以尽量消除寄生电容，使得器件性能更稳定。

公开(公告)号：CN104465521B

公开(公告)日：2017-09-12

申请号：CN201410333665.4

申请日：2014-07-14

Applicant: 台湾积体电路制造股份有限公司

Inventor： 周仲彦 ,  林伯耕 ,  蔡嘉雄 ,  陈晓萌

IPC: H01L21/8242 ,  H01L27/108

CPC classification number: H01L27/0805 ,  H01L28/90 ,  H01L29/66181 ,  H01L29/945

Abstract: 本发明提供了一种制造半导体器件的新方法和半导体器件。半导体器件包括：衬底、沟槽电容器、接触焊盘、层间介电(ILD)层和接触元件。沟槽电容器包括掺杂区、第一介电层、底电极、第二介电层和顶电极，其中，接触焊盘位于掺杂区上。ILD层具有接触窗口和设置在其中的接触元件。由于存在位于掺杂区上的接触焊盘，因此增加了顶电极上方的ILD层的厚度，但是仍然满足对蚀刻ILD层的接触窗口的最大深度限制的需求。

公开(公告)号：CN106505063A

公开(公告)日：2017-03-15

申请号：CN201510669703.8

申请日：2015-10-13

Applicant: 力晶科技股份有限公司

Inventor： 车行远 ,  翁文毅

IPC: H01L23/64

CPC classification number: H01L28/75 ,  H01L21/76877 ,  H01L28/60 ,  H01L29/66181 ,  H01L28/40

Abstract: 本发明公开一种多层王冠型金属-绝缘体-金属电容器结构及其制作方法，该多层王冠型金属-绝缘体-金属电容器结构包含有一基底，其中设有一导电区域；一金属层间介电层，设于基底上；一电容沟槽，贯穿金属层间介电层，显露出导电区域；一电容下电极结构，设于电容沟槽内，包括一第一下电极及一第二下电极，其中第一下电极环绕着第二下电极，且第一下电极直接接触导电区域；一导电支撑底座，位于电容沟槽内，固定并电连接第一下电极及第二下电极的底部；一电容介电层，顺形的设置在第一下电极、第二下电极及导电支撑底座的表面上；以及一电容上电极，设置在电容介电层上。

公开(公告)号：CN106206285A

公开(公告)日：2016-12-07

申请号：CN201610327451.5

申请日：2016-05-17

Applicant: 英飞凌科技股份有限公司

Inventor： G·施密特 ,  M·卡恩 ,  P·S·科施 ,  C·迈尔 ,  J·斯泰恩布伦纳

IPC: H01L21/311 ,  H01L21/203 ,  H01L21/205 ,  C23C16/44 ,  C23C14/22 ,  C23C14/35

CPC classification number: H01L21/02115 ,  H01L21/02046 ,  H01L21/02164 ,  H01L21/02301 ,  H01L21/02315 ,  H01L21/28194 ,  H01L21/3065 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0638 ,  H01L29/1602 ,  H01L29/1604 ,  H01L29/51 ,  H01L29/66181 ,  H01L29/7395 ,  H01L21/31116 ,  C23C14/22 ,  C23C14/35 ,  C23C16/44 ,  H01L21/02266 ,  H01L21/02271 ,  H01L21/02274

Abstract: 根据各种实施例，一种用于处理半导体层的方法可以包括：在远程等离子体源的等离子体室中生成蚀刻等离子体，其中，远程等离子体源的等离子体室耦合到处理室以用于处理半导体层；将蚀刻等离子体引入处理室以移除来自半导体层的表面的自然氧化层和至多是可忽略的数量的半导体层的半导体材料；并且随后，将介电层直接沉积在半导体层的表面上。

公开(公告)号：CN104066871B

公开(公告)日：2016-09-14

申请号：CN201380006555.0

申请日：2013-01-25

Applicant: 东京毅力科创株式会社

Inventor： 长谷川敏夫 ,  多田国弘 ,  山崎英亮 ,  大卫·L·奥梅亚拉 ,  格利特·J·莱乌辛克

IPC: C23C16/42

CPC classification number: H01L21/76898 ,  C23C16/42 ,  C23C16/45538 ,  H01L21/28518 ,  H01L21/28562 ,  H01L28/91 ,  H01L29/66181

Abstract: 提供了一种用于在衬底上形成金属硅化物层的方法。根据一个实施方案，该方法包括：将衬底设置在处理室中；以第一衬底温度将衬底暴露于由包含金属前体的沉积气体生成的等离子体，其中等离子体暴露以自限性过程在衬底上形成共形的含金属层。该方法还包括：以第二衬底温度将含金属层在不存在等离子体的条件下暴露于还原气体，其中将上述暴露步骤交替地进行至少一次以形成金属硅化物层，并且沉积气体不包含还原气体。该方法提供了在具有高深宽比的深沟槽中形成共形金属硅化物。

公开(公告)号：CN104282250B

公开(公告)日：2016-08-31

申请号：CN201410579313.7

申请日：2014-10-24

Applicant: 深圳市华星光电技术有限公司

Inventor： 阙祥灯

IPC: G09G3/00 ,  G09G3/36 ,  G02F1/133

CPC classification number: G02F1/1368 ,  G02F2001/136254 ,  G09G3/00 ,  H01L21/28008 ,  H01L21/67253 ,  H01L22/14 ,  H01L22/20 ,  H01L27/1259 ,  H01L29/4908 ,  H01L29/518 ,  H01L29/66181

Abstract: 本发明公开了一种TFT中MIS结构设计的控制方法及系统，该方法包括：计算得到所设计的MIS结构中氮化硅的介电常数；判断所述氮化硅的介电常数是否达到TFT制程中的设定值，其中，若判断结果为否，则调整该MIS结构的参数，使得调整后的MIS结构中氮化硅的介电常数达到所述TFT制程中的设定值。本发明通过对所设计的MIS结构中介质层的特性进行测试，进而得到氮化硅的介电常数，然后，通过判断氮化硅的介电常数是否达到TFT制程中的规定，进而判断当前所设计的MIS结构是否符合所需的结构。因此，本发明能够有效地对MIS结构设计进行控制，提高TFT?LCD产品性能与稳定性。

公开(公告)号：CN103098210B

公开(公告)日：2015-11-25

申请号：CN201180040984.0

申请日：2011-09-22

Applicant: 德州仪器公司

Inventor： 布赖恩·P·金斯伯格 ,  维贾伊·B·伦塔拉 ,  斯里纳特·M·拉马斯瓦米 ,  巴赫尔·S·哈龙 ,  硕恩永

IPC: H01L27/04 ,  H01L21/768 ,  H01L29/92 ,  H01L21/3205

CPC classification number: H01L29/94 ,  H01L23/5223 ,  H01L23/5227 ,  H01L27/016 ,  H01L29/66181 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明揭示一种具有传输线(104)的系统(100)，所述传输线(104)在其中心分接头(120)处耦合到平衡-不平衡转换器(102)。通常，传输线(104)运载在约160GHz(例如)的频率范围内的信号且可具有约20μm的长度。为了调整施加在所述中心分接头(120)处的阻抗，传输线(104)的传输线单元(112-1到112-9)绕所述中心分接头(120)而改变。靠近所述中心分接头(120)的传输线单元(即，112-1到112-3)以递减的高度串联。这些传输线单元(112-1到112-9)中的每一者大体包括金属氧化物半导体MOS电容器、金属电容器和共面波导管。

公开(公告)号：CN102832215B

公开(公告)日：2015-09-23

申请号：CN201210180364.3

申请日：2012-06-01

Applicant: 台湾积体电路制造股份有限公司

Inventor： 庄学理 ,  朱鸣

IPC: H01L27/06 ,  H01L29/78 ,  H01L29/423 ,  H01L21/8232 ,  H01L21/336

CPC classification number: H01L21/823437 ,  H01L29/66181 ,  H01L29/94

Abstract: 本公开提供了一种集成电路器件及其制造方法。在示例中，集成电路器件包括：设置在衬底上方的栅结构；设置在衬底中的源区和漏区，其中栅结构介于源区和漏区之间；以及插在栅结构中的至少一个柱状部件。