-
公开(公告)号:CN105374670B
公开(公告)日:2019-06-07
申请号:CN201510509364.7
申请日:2015-08-18
IPC分类号: H01L21/28 , H01L29/423
CPC分类号: H01L29/66545 , H01L21/28088 , H01L21/28194 , H01L21/31116 , H01L21/31122 , H01L21/32136 , H01L29/4966 , H01L29/517
摘要: 本申请提供一种具有共平面的凹陷型栅极层的半导体结构及其制造方法,其包括,例如,在半导体衬底上提供栅极结构,该栅极结构包括多个共形栅极层和设置在该多个共形栅极层内的栅极材料;凹入该多个共形栅极层的一部分至该栅极结构的上表面的下方,其中凹陷的多个共形栅极层的上表面为共平面;以及去除该栅极材料的一部分以利于该栅极材料的剩余部分的上表面与该凹陷的多个共形栅极层的上表面共平面。
-
公开(公告)号:CN106206285B
公开(公告)日:2019-05-28
申请号:CN201610327451.5
申请日:2016-05-17
申请人: 英飞凌科技股份有限公司
IPC分类号: H01L21/311 , H01L21/203 , H01L21/205 , C23C16/44 , C23C14/22 , C23C14/35
CPC分类号: H01L21/02115 , H01L21/02046 , H01L21/02164 , H01L21/02301 , H01L21/02315 , H01L21/28194 , H01L21/3065 , H01L29/0615 , H01L29/0619 , H01L29/0638 , H01L29/1602 , H01L29/1604 , H01L29/51 , H01L29/66181 , H01L29/7395
摘要: 根据各种实施例,一种用于处理半导体层的方法可以包括:在远程等离子体源的等离子体室中生成蚀刻等离子体,其中,远程等离子体源的等离子体室耦合到处理室以用于处理半导体层;将蚀刻等离子体引入处理室以移除来自半导体层的表面的自然氧化层和至多是可忽略的数量的半导体层的半导体材料;并且随后,将介电层直接沉积在半导体层的表面上。
-
公开(公告)号:CN106298507B
公开(公告)日:2018-10-26
申请号:CN201510295058.8
申请日:2015-06-02
申请人: 力晶科技股份有限公司
发明人: 王子嵩
IPC分类号: H01L21/316 , H01L21/318 , H01L21/32
CPC分类号: H01L21/3088 , H01L21/0337 , H01L21/0338 , H01L21/28194 , H01L21/3086 , H01L21/31144 , H01L21/32139 , H01L21/76831 , H01L21/76843
摘要: 本发明公开一种图案化方法。提供材料层。在材料层上形成依序包括第一掩模层与第一光致抗蚀剂层的多个掩模结构。在材料层上共形地形成覆盖掩模结构的第二掩模层。在掩模结构间形成第一牺牲层。移除部分第二掩模层而暴露第一光致抗蚀剂层,以于掩模结构间形成第一U型掩模层。移除第一光致抗蚀剂层与第一牺牲层。在材料层上共形地形成具有第一表面与低于第一表面的第二表面的第三掩模层。在第三掩模层的第二表面上形成第二牺牲层。移除部分第三掩模层而暴露第一U型掩模层的突出部,以形成第二U型掩模层。以第二U型掩模层的突出部为掩模,对材料层图案化。
-
公开(公告)号:CN104681424B
公开(公告)日:2018-07-10
申请号:CN201310617916.7
申请日:2013-11-27
申请人: 中芯国际集成电路制造(上海)有限公司
IPC分类号: H01L21/285 , H01L21/336
CPC分类号: H01L21/28008 , H01L21/02181 , H01L21/0228 , H01L21/28194 , H01L21/31122 , H01L21/31144 , H01L21/32139 , H01L29/517 , H01L29/66477 , H01L29/66545 , H01L29/78
摘要: 一种晶体管的形成方法,包括:提供衬底,所述衬底表面具有伪栅极结构,所述伪栅极结构包括位于衬底表面的伪栅介质层、以及位于伪栅介质层表面的伪栅极层,位于衬底表面和伪栅极结构侧壁表面的介质层,所述介质层的表面与伪栅极结构的表面齐平;在所述介质层和伪栅极结构表面形成阻挡膜,位于介质层表面的阻挡膜厚度大于位于伪栅极层表面的阻挡膜厚度;刻蚀所述阻挡膜直至暴露出伪栅极层表面为止,在介质层表面形成阻挡层;在形成所述阻挡层之后,去除所述伪栅极层和伪栅介质层,在介质层内形成开口;在所述开口的侧壁和底部表面形成栅介质层;在所述栅介质层表面形成填充满开口的栅极层。所形成的晶体管性能稳定。
-
公开(公告)号:CN103855195B
公开(公告)日:2017-07-11
申请号:CN201210543673.2
申请日:2012-12-13
申请人: 财团法人交大思源基金会
CPC分类号: H01L29/78 , H01L21/28185 , H01L21/28194 , H01L29/513 , H01L29/517
摘要: 本发明提供一种栅极堆迭结构及包含其的金属氧化物半导体元件以及其制作方法。上述晶体管的栅极堆迭结构,包含一基板;一半导体层,设置于该基板上;一栅极介电层,设置于该半导体层上,其中该栅极介电层包含交错堆迭的氧化镧(La2O3)及氧化铪(HfO2)所构成的复合氧化物层;以及一栅极电极层,设置于该栅极介电层上。
-
公开(公告)号:CN106783974A
公开(公告)日:2017-05-31
申请号:CN201611032861.3
申请日:2016-11-16
申请人: 西安电子科技大学
IPC分类号: H01L29/423 , H01L21/28
CPC分类号: H01L29/4232 , H01L21/28194 , H01L29/42364
摘要: 本发明公开了一种基于Ge衬底的铪基铝酸盐高K金属栅结构及制备方法。主要解决传统氧化铪高K金属栅结构栅氧化层结晶温度低、栅氧化层/衬底界面层厚度大,及栅极金属离子向栅氧化层扩散的问题。该高K金属栅结构自下而上包含Ge衬底(1)、厚度为4‑10nm的铪基铝酸盐高k栅介质薄膜(2)、厚度为2‑3nm的TiN阻挡层(3)、厚度为4‑6nm的Ti氧元素吸附层(4)以及厚度为100‑150nm重金属Pt栅电极(5),其中,铪基铝酸盐高k栅介质薄膜采用HfAlO3或HfO2/Al2O3叠层结构;本发明的结晶温度高、电学特性和栅氧化层/衬底界面特性好,可用于制造高介电性能的金属氧化物半导体场效应晶体管。
-
公开(公告)号:CN106298507A
公开(公告)日:2017-01-04
申请号:CN201510295058.8
申请日:2015-06-02
申请人: 力晶科技股份有限公司
发明人: 王子嵩
IPC分类号: H01L21/316 , H01L21/318 , H01L21/32
CPC分类号: H01L21/3088 , H01L21/0337 , H01L21/0338 , H01L21/28194 , H01L21/3086 , H01L21/31144 , H01L21/32139 , H01L21/76831 , H01L21/76843 , H01L21/32
摘要: 本发明公开一种图案化方法。提供材料层。在材料层上形成依序包括第一掩模层与第一光致抗蚀剂层的多个掩模结构。在材料层上共形地形成覆盖掩模结构的第二掩模层。在掩模结构间形成第一牺牲层。移除部分第二掩模层而暴露第一光致抗蚀剂层,以于掩模结构间形成第一U型掩模层。移除第一光致抗蚀剂层与第一牺牲层。在材料层上共形地形成具有第一表面与低于第一表面的第二表面的第三掩模层。在第三掩模层的第二表面上形成第二牺牲层。移除部分第三掩模层而暴露第一U型掩模层的突出部,以形成第二U型掩模层。以第二U型掩模层的突出部为掩模,对材料层图案化。
-
公开(公告)号:CN103887340B
公开(公告)日:2016-12-28
申请号:CN201310072572.6
申请日:2013-03-07
申请人: 台湾积体电路制造股份有限公司
CPC分类号: H01L21/28194 , H01L21/02194 , H01L21/022 , H01L21/02205 , H01L21/28088 , H01L21/28185 , H01L29/4966 , H01L29/785
摘要: 提供了用于鳍式场效应晶体管(FinFET)的栅极堆叠件的N功函数金属及其形成方法。实施例FinFET包括由半导体衬底支撑的鳍,该鳍在源极和漏极之间延伸并且具有沟道区域;以及在鳍的沟道区域上方形成的栅极堆叠件,该栅极堆叠件包括包含位于碳化钽铝(TaAlC)层相对侧上的氧化物层的N功函数金属层。
-
公开(公告)号:CN103545190B
公开(公告)日:2016-05-04
申请号:CN201210246572.9
申请日:2012-07-16
申请人: 中国科学院微电子研究所
IPC分类号: H01L21/28 , H01L21/8238 , H01L29/423 , H01L27/092
CPC分类号: H01L21/823857 , H01L21/28194 , H01L21/823842 , H01L29/517 , H01L29/66545
摘要: 本公开涉及栅极结构的形成方法、半导体器件的形成方法以及半导体器件。本公开的实施例提供一种栅极结构的形成方法,包括:提供衬底,所述衬底包括nMOSFET区和pMOSFET区,所述nMOSFET区和所述pMOSFET区分别具有栅沟槽,所述栅沟槽的底部分别有栅介质层;在所述衬底的表面上形成栅介质保护层;在所述栅介质保护层上形成刻蚀阻挡层;在所述刻蚀阻挡层上形成吸氧元素层;在所述吸氧元素层上形成第一功函数调整层;刻蚀所述nMOSFET区之上的第一功函数调整层,直至露出所述刻蚀阻挡层;在所述衬底的表面上形成第二功函数调整层;进行金属层淀积和退火处理,以在所述栅沟槽内填充金属层;以及去除所述栅沟槽之外的金属层。本公开实施例提供的栅极结构形成方法能够有效降低等效栅氧化层厚度。
-
公开(公告)号:CN105514116A
公开(公告)日:2016-04-20
申请号:CN201510882240.3
申请日:2015-12-03
申请人: 深圳市华星光电技术有限公司
发明人: 周星宇
CPC分类号: H01L29/786 , H01L21/02019 , H01L21/28194 , H01L21/77 , H01L23/5329 , H01L27/12 , H01L27/1255 , H01L27/1259 , H01L29/513 , H01L29/518
摘要: 本发明提供一种TFT背板结构及其制作方法。该TFT背板结构通过设置栅极绝缘层(4)对应于TFT(T)所在的区域为三层结构,自下至上依次为介电层(41)、氮化硅层(42)、与二氧化硅层(43),能够增强TFT的可靠性;设置栅极绝缘层(4)对应于存储电容(C)所在的区域为双层结构,自下至上依次为介电层(41)、与至少部分氮化硅层(42),或者所述栅极绝缘层(4)对应于存储电容(C)所在的区域为单层结构,仅包括介电层(41),能够增大介电常数,减小存储电容(C)两电极板之间的距离,从而能够在保证存储电容性能的前提下,减少电容面积,提高开口率。
-
-
-
-
-
-
-
-
-