-
公开(公告)号:CN107039529A
公开(公告)日:2017-08-11
申请号:CN201610971023.6
申请日:2016-10-28
申请人: 三星电子株式会社
IPC分类号: H01L29/78 , H01L29/423 , H01L21/336
CPC分类号: H01L27/088 , H01L21/02345 , H01L21/02356 , H01L21/823431 , H01L21/82345 , H01L21/823456 , H01L21/823462 , H01L21/823807 , H01L21/823821 , H01L21/823842 , H01L27/0886 , H01L27/092 , H01L27/0924 , H01L29/435 , H01L29/4941 , H01L29/4958 , H01L29/4966 , H01L29/4983 , H01L29/513 , H01L29/517 , H01L29/518 , H01L29/785 , H01L29/7851 , H01L29/7854 , H01L29/7856 , H01L29/78 , H01L29/42356 , H01L29/66477 , H01L29/66795
摘要: 本发明提供了在栅绝缘膜中具有更少缺陷以及和改善的可靠性的半导体器件以及形成该半导体器件的方法。该半导体器件可以包括在基板上的栅绝缘膜和在栅绝缘膜上的栅电极结构。栅电极结构可以包括在栅绝缘膜上顺序层叠的下导电膜、硅氧化物膜和上导电膜。下导电膜可以包括阻挡金属层。
-
公开(公告)号:CN103180955A
公开(公告)日:2013-06-26
申请号:CN201180051163.7
申请日:2011-08-23
申请人: L·皮尔·德罗什蒙
发明人: L·皮尔·德罗什蒙
IPC分类号: H01L29/66
CPC分类号: H01L27/0629 , G06F1/3203 , H01L23/5222 , H01L23/5227 , H01L23/5228 , H01L23/528 , H01L23/64 , H01L23/642 , H01L23/645 , H01L23/66 , H01L25/16 , H01L28/10 , H01L28/20 , H01L28/40 , H01L29/0634 , H01L29/42376 , H01L29/4238 , H01L29/43 , H01L29/435 , H01L29/7395 , H01L29/78 , H01L29/7803 , H01L29/7831 , H01L2223/6627 , H01L2223/6661 , H01L2924/0002 , H01L2924/00
摘要: 一种半导体场效应晶体管提供了谐振栅极和源极以及漏极,其中谐振栅极以一种或多种预定的频率电磁地谐振。
-
公开(公告)号:CN1055569C
公开(公告)日:2000-08-16
申请号:CN96104554.X
申请日:1996-04-01
申请人: 株式会社东芝
发明人: 远藤幸一
IPC分类号: H01L29/78
CPC分类号: H01L29/7824 , H01L27/088 , H01L27/1203 , H01L29/0653 , H01L29/0692 , H01L29/0834 , H01L29/4236 , H01L29/435 , H01L29/7391 , H01L29/7394 , H01L29/7436 , H01L29/7455 , H01L29/778 , H01L29/78 , H01L29/7825
摘要: 课题是提供通导电阻小的半导体装置。这是一种把在半导体表面上形成的凹沟与凹沟之间所形成的沟道里流动的主电流,用已埋入到凹沟内部中去的栅极电极进行控制的半导体装置,被此栅极电极直接控制的主电流的方向与半导体表面平行,主电流分布在从半导体表面的垂直方向上。因而可以不受半导体表面面积限制地、自由地增大沟道宽度W。
-
公开(公告)号:CN106449736A
公开(公告)日:2017-02-22
申请号:CN201611024998.4
申请日:2016-11-16
申请人: 西安电子科技大学
IPC分类号: H01L29/423 , H01L29/43 , H01L21/28
CPC分类号: H01L29/42316 , H01L21/28 , H01L29/43 , H01L29/435
摘要: 本发明公开了一种基于Si衬底的铪基铝酸盐高K金属栅结构及制备方法。主要解决传统高K金属栅结构栅氧化层结晶温度低、栅氧化层/衬底界面层厚度大,及栅极金属离子向栅氧化层扩散的问题。该高K金属栅结构是在衬底上自下而上包含厚度为4-10nm铪基铝酸盐高k栅介质薄膜的Ti氧元素吸附层(3)以及厚度为100-150nm重金属Pt栅电极(4),其中,铪基铝酸盐高k栅介质薄膜采用HfAlO3或HfO2/Al2O3叠层结构;本发明的栅氧化层材料结晶温度高、电学特性和栅氧化层/衬底界面特性好,可用于制造高介电性能的金属氧化物半导体场效应晶体管。(1)、厚度为2-3nm的TiN阻挡层(2)、厚度为4-6nm
-
公开(公告)号:CN104600023A
公开(公告)日:2015-05-06
申请号:CN201410373394.5
申请日:2014-07-31
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/768
CPC分类号: H01L21/76897 , H01L21/28079 , H01L21/28088 , H01L21/28141 , H01L21/31055 , H01L21/3212 , H01L21/4763 , H01L21/76816 , H01L21/76819 , H01L21/76831 , H01L21/76834 , H01L21/7684 , H01L21/76846 , H01L21/76852 , H01L21/76861 , H01L21/76865 , H01L21/76879 , H01L21/7688 , H01L21/76883 , H01L21/76885 , H01L21/823425 , H01L21/823475 , H01L21/823821 , H01L21/823828 , H01L21/823864 , H01L21/823871 , H01L21/823878 , H01L23/485 , H01L27/0924 , H01L29/41725 , H01L29/41766 , H01L29/41775 , H01L29/42372 , H01L29/435 , H01L29/4958 , H01L29/4966 , H01L29/517 , H01L29/518 , H01L29/66484 , H01L29/66545 , H01L2924/0002 , H01L2924/00
摘要: 本发明公开了一种制造半导体集成电路(IC)的方法。提供了第一导电部件和第二导电部件。在第一导电部件上形成第一硬掩模(HM)。在第一和第二导电部件上方形成图案化的介电层,第一开口暴露第二导电部件。在第一开口中形成第一金属插塞以与第一导电部件接触。在第一金属插塞上形成第二HM,并且在衬底上方形成另一个图案化的介电层,第二开口暴露出第一金属插塞与第一导电部件的子集。在第二开口中形成第二金属插塞。
-
公开(公告)号:CN103972188A
公开(公告)日:2014-08-06
申请号:CN201410073720.0
申请日:2014-01-29
申请人: 英飞凌科技股份有限公司
IPC分类号: H01L23/373
CPC分类号: H01L27/0251 , H01L23/367 , H01L23/3738 , H01L23/427 , H01L23/4275 , H01L23/49562 , H01L23/525 , H01L23/62 , H01L24/32 , H01L27/24 , H01L27/2436 , H01L29/0634 , H01L29/1608 , H01L29/41725 , H01L29/42376 , H01L29/435 , H01L29/7393 , H01L29/7397 , H01L29/7801 , H01L29/7803 , H01L29/7813 , H01L29/7827 , H01L29/861 , H01L29/8611 , H01L45/128 , H01L2224/32245 , H01L2924/0002 , H01L2924/10253 , H01L2924/10272 , H01L2924/1033 , H01L2924/13055 , H01L2924/1306 , H01L2924/00
摘要: 具有冷却材料的功率半导体设备。半导体设备包括布线结构,该布线结构从至少一侧邻接半导体体身并且具有至少一个导电连接。半导体设备此外在布线结构中具有冷却材料,该冷却材料的特征是在150℃至400℃之间的温度Tc时在吸收能量的情况下发生结构变化。
-
公开(公告)号:CN103715250A
公开(公告)日:2014-04-09
申请号:CN201310424757.9
申请日:2013-09-17
申请人: 富士通株式会社 , 富士通半导体股份有限公司
IPC分类号: H01L29/778 , H01L29/423 , H01L29/49 , H01L21/335 , H01L21/285
CPC分类号: H01L29/435 , H01L29/2003 , H01L29/401 , H01L29/4966 , H01L29/517 , H01L29/66462 , H01L29/7787 , H02M3/28 , H02M3/33576 , H02M7/04 , H02M2001/007
摘要: 本发明提供化合物半导体器件及其制造方法。栅电极形成在化合物半导体堆叠结构上,并且栅电极包括其中Al固溶于TaN中的TaN:Al层、由TAN和Al的化合物制成的TaAlN层、以及Al层的堆叠体。
-
公开(公告)号:CN104600023B
公开(公告)日:2018-08-07
申请号:CN201410373394.5
申请日:2014-07-31
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/768
CPC分类号: H01L21/76897 , H01L21/28079 , H01L21/28088 , H01L21/28141 , H01L21/31055 , H01L21/3212 , H01L21/4763 , H01L21/76816 , H01L21/76819 , H01L21/76831 , H01L21/76834 , H01L21/7684 , H01L21/76846 , H01L21/76852 , H01L21/76861 , H01L21/76865 , H01L21/76879 , H01L21/7688 , H01L21/76883 , H01L21/76885 , H01L21/823425 , H01L21/823475 , H01L21/823821 , H01L21/823828 , H01L21/823864 , H01L21/823871 , H01L21/823878 , H01L23/485 , H01L27/0924 , H01L29/41725 , H01L29/41766 , H01L29/41775 , H01L29/42372 , H01L29/435 , H01L29/4958 , H01L29/4966 , H01L29/517 , H01L29/518 , H01L29/66484 , H01L29/66545 , H01L2924/0002 , H01L2924/00
摘要: 本发明公开了种制造半导体集成电路(IC)的方法。提供了第导电部件和第二导电部件。在第导电部件上形成第硬掩模(HM)。在第和第二导电部件上方形成图案化的介电层,第开口暴露第二导电部件。在第开口中形成第金属插塞以与第导电部件接触。在第金属插塞上形成第二HM,并且在衬底上方形成另个图案化的介电层,第二开口暴露出第金属插塞与第导电部件的子集。在第二开口中形成第二金属插塞。
-
公开(公告)号:CN105957885A
公开(公告)日:2016-09-21
申请号:CN201610517752.4
申请日:2016-07-04
申请人: 电子科技大学
CPC分类号: H01L29/78 , H01L29/435 , H01L2924/13091
摘要: 本发明涉及功率半导体器件技术领域,具体涉及到一种具有低导通电阻特性的槽栅MOSFET器件。其元胞结构相比于传统的槽栅型MOSFET器件的区别主要为,本发明的MOSFET器件在槽型栅电极底部具有厚绝缘介质层,且在厚绝缘介质层中引入正电荷,所述正电荷由Cs或其他具有正电性的材料通过淀积或离子注入的方式在厚绝缘介质层中形成。本发明提供的槽栅型MOSFET器件通过厚绝缘介质层中正电荷的引入,在保证相同击穿电压的基础上,大大减小了漂移区电阻,进而减小了器件导通电阻。
-
公开(公告)号:CN104247025A
公开(公告)日:2014-12-24
申请号:CN201380021704.0
申请日:2013-04-25
申请人: ABB瑞士有限公司
发明人: C.冯阿尔斯
IPC分类号: H01L29/739 , H01L29/06 , H01L29/40 , H01L29/417 , H01L29/43 , H01L21/331
CPC分类号: H01L29/7396 , H01L29/0615 , H01L29/0804 , H01L29/404 , H01L29/408 , H01L29/41775 , H01L29/435 , H01L29/4916
摘要: 描述一种具有高发射极-栅极电容的IGBT(1)。活性单元区(5)包括多个发射极区(9)和栅极区(11)。末端边缘区(7)包括变化横向掺杂区VLD(13)。各栅极多晶硅层(15)设置在栅极区(11)中的半导体衬底(3)的表面,并且通过第一绝缘层(17)与半导体衬底(3)分离。第一SIPOS层(19)和覆盖第二绝缘层(21)覆在栅极多晶硅层(15)的至少部分之上。在中心区中,栅极多晶硅层(15)与上覆第一SIPOS层(19)电接触,而在周边区中,栅极多晶硅层(15)通过中间第三绝缘层(31)与上覆第一SIPOS层(19)电分离。由于第一SIPOS层(19)与栅极多晶硅层(15)电接触,两个层(19、15)处于相同电位,使得栅极-发射极电容仅由中间第二薄绝缘层(21)来确定。在VLD区(13)的半导体衬底与第二SIPOS层(19’)电接触,第二SIPOS层(19’)由第二绝缘层(21)所覆盖。相应地,增加的栅极-发射极电容可以仅通过在IGBT的制造期间稍微修改蚀刻掩模来实现。
-
-
-
-
-
-
-
-
-