公开(公告)号：CN107871667A

公开(公告)日：2018-04-03

申请号：CN201711184351.2

申请日：2017-11-23

Applicant: 长江存储科技有限责任公司

Inventor： 孙超 ,  田武 ,  许文山

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/08

CPC classification number: H01L29/66674 ,  H01L29/0865 ,  H01L29/0882 ,  H01L29/7801

Abstract: 本发明提供一种宽沟道高电压MOS器件及其制作方法，属于半导体技术领域。所述方法包括：提供衬底；在衬底上形成有源区；在有源区上形成栅极结构和不连续的多个源漏结构，以及在栅极结构的一侧形成轻掺杂漏区。本发明中的方法，在未增加工艺步骤及未增加芯片面积的基础上，通过形成不连续的多个源漏结构，提高了宽沟道高电压MOS器件的源漏结的曲率，使宽沟道高电压MOS器件的耗尽层扩展的距离变短，进而有效的防止了源漏之间过早的发生穿通击穿现象，即提高了宽沟道高电压MOS器件的击穿电压。

公开(公告)号：CN107093632A

公开(公告)日：2017-08-25

申请号：CN201710090928.7

申请日：2017-02-20

Applicant: 英飞凌科技股份有限公司

Inventor： G·施密特 ,  E·勒尔彻

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/1095 ,  H01L21/04 ,  H01L21/2253 ,  H01L21/266 ,  H01L21/34 ,  H01L21/40 ,  H01L21/761 ,  H01L21/76202 ,  H01L29/0619 ,  H01L29/0684 ,  H01L29/36 ,  H01L29/402 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/66712 ,  H01L29/739 ,  H01L29/7397 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/7823 ,  H01L29/7801 ,  H01L29/66674

Abstract: 一种用于形成半导体器件的方法，该方法包括将第一导电类型的掺杂剂掺入到包括第一导电类型的基础掺杂的半导体衬底的附近本体区域部分中。第一导电类型的掺杂剂的掺入通过半导体衬底的边缘区域的至少一部分处的掩模结构来掩蔽。该方法还包括在半导体衬底中形成第二导电类型的晶体管结构的本体区域。半导体衬底的附近本体区域部分被定位成与晶体管结构的本体区域相邻。

公开(公告)号：CN103493208B

公开(公告)日：2017-03-22

申请号：CN201280018880.4

申请日：2012-02-24

Applicant: 日产自动车株式会社

Inventor： 山上滋春 ,  林哲也 ,  下村卓

IPC: H01L29/78 ,  H01L21/336 ,  H01L27/04 ,  H01L29/12 ,  H01L29/41 ,  H01L29/417 ,  H01L29/423 ,  H01L29/49

CPC classification number: H01L29/7801 ,  H01L27/0629 ,  H01L29/0623 ,  H01L29/1608 ,  H01L29/165 ,  H01L29/41766 ,  H01L29/4238 ,  H01L29/66068 ,  H01L29/7803 ,  H01L29/7805 ,  H01L29/7806 ,  H01L29/7813

Abstract: 一种半导体装置，构成为，在形成有栅电极108）的槽（105）的底部或槽（105）正下方的漂移区域（102）内形成阳极区域（106），以到达阳极区域（106）的深度在槽（105）内形成接触孔（110），经由内壁绝缘膜（111）在接触孔（110）埋设源电极（112），在通过内壁绝缘膜（111）与栅电极108）绝缘的状态下，将阳极区域（106）和源电极112）电连接。

公开(公告)号：CN103972188B

公开(公告)日：2017-01-04

申请号：CN201410073720.0

申请日：2014-01-29

Applicant: 英飞凌科技股份有限公司

Inventor： J·马勒 ,  R·奥特伦巴 ,  G·鲁尔 ,  H-J·舒尔策

IPC: H01L23/373

CPC classification number: H01L27/0251 ,  H01L23/367 ,  H01L23/3738 ,  H01L23/427 ,  H01L23/4275 ,  H01L23/49562 ,  H01L23/525 ,  H01L23/62 ,  H01L24/32 ,  H01L27/24 ,  H01L27/2436 ,  H01L29/0634 ,  H01L29/1608 ,  H01L29/41725 ,  H01L29/42376 ,  H01L29/435 ,  H01L29/7393 ,  H01L29/7397 ,  H01L29/7801 ,  H01L29/7803 ,  H01L29/7813 ,  H01L29/7827 ,  H01L29/861 ,  H01L29/8611 ,  H01L45/128 ,  H01L2224/32245 ,  H01L2924/0002 ,  H01L2924/10253 ,  H01L2924/10272 ,  H01L2924/1033 ,  H01L2924/13055 ,  H01L2924/1306 ,  H01L2924/00

Abstract: 具有冷却材料的功率半导体设备。半导体设备包括布线结构，该布线结构从至少一侧邻接半导体体身并且具有至少一个导电连接。半导体设备此外在布线结构中具有冷却材料，该冷却材料的特征是在150℃至400℃之间的温度Tc时在吸收能量的情况下发生结构变化。

公开(公告)号：CN106057906A

公开(公告)日：2016-10-26

申请号：CN201610705723.0

申请日：2016-08-22

Applicant: 电子科技大学

Inventor： 李泽宏 ,  曹晓峰 ,  陈哲 ,  李爽 ,  陈文梅 ,  林育赐 ,  谢驰 ,  任敏

IPC: H01L29/78 ,  H01L29/06

CPC classification number: H01L29/7801 ,  H01L29/0684

Abstract: 本发明属于功率半导体技术领域，特别涉及一种具有P型埋层的积累型DMOS。本发明的一种具有P型埋层结构的积累型DMOS，其特征在于通过引入积累型区域，降低阈值电压和导通电阻；该结构体内有P型埋层，可以在体内场板的基础上进一步优化横向电场，提高器件的击穿电压；槽型栅电极底部采用的厚氧结构，栅漏电容可以得到有效的降低。采用本发明可以在反向击穿电压相同的情况下，具有较小的阈值电压、较小的导通电阻等优良特性。

公开(公告)号：CN105633137A

公开(公告)日：2016-06-01

申请号：CN201610015326.0

申请日：2016-01-08

Applicant: 电子科技大学

Inventor： 罗小蓉 ,  吕孟山 ,  尹超 ,  张彦辉 ,  马达 ,  吴俊峰 ,  阮新亮 ,  葛薇薇

IPC: H01L29/423 ,  H01L29/78

CPC classification number: H01L29/7801 ,  H01L29/4236

Abstract: 本发明属于功率半导体技术领域，特别涉及一种槽栅功率MOSFET器件。本发明有以下特点：一、采用横向重掺杂半导体漏区和纵向漏延伸区，从而使器件同时具有VDMOS可并联产生大电流和LDMOS易集成的优点；二、采用分段沟槽栅结构，可以提高沟道密度，节省器件尺寸，从而降低器件的比导通电阻；三、通过半导体体区与横向漂移区形成RESURF结构，可以改善器件的表面电场，提高横向漂移区掺杂浓度，导通状态下，横向漂移区形成低阻通道，显著降低器件的功耗。

公开(公告)号：CN104576717A

公开(公告)日：2015-04-29

申请号：CN201410553520.5

申请日：2014-10-17

Applicant: 瑞萨电子株式会社

Inventor： 辻内干夫 ,  新田哲也

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7393 ,  H01L29/0696 ,  H01L29/1033 ,  H01L29/1095 ,  H01L29/7395 ,  H01L29/7801

Abstract: 本发明涉及一种半导体器件。可以提高短路能力同时抑制整体电流能力下降的半导体器件。在该半导体器件中，在半导体衬底的主表面上在一个方向上布置成行的多个IGBT(绝缘栅双极性晶体管)包括在该一个方向上位于最端部的IGBT和相比于位于最端部的IGBT位于更中间的IGBT。位于最端部的IGBT的电流能力高于位于中间的IGBT的电流能力。

公开(公告)号：CN103247623A

公开(公告)日：2013-08-14

申请号：CN201210505968.0

申请日：2012-11-30

Applicant: 爱思开海力士有限公司

Inventor： 朴圣根

IPC: H01L27/06 ,  H01L21/8249 ,  H01L21/762

CPC classification number: H01L29/7801 ,  H01L21/3105 ,  H01L21/32 ,  H01L21/76 ,  H01L21/823814 ,  H01L21/82385 ,  H01L21/823857 ,  H01L21/8249 ,  H01L27/0623

Abstract: 本发明提供了具有双极晶体管、CMOS晶体管、漏极延伸MOS晶体管以及双扩散MOS晶体管的半导体器件。半导体器件包括：半导体衬底，所述半导体衬底包括形成逻辑器件的逻辑区和形成高功率器件的高电压区；沟槽，所述沟槽在半导体衬底中；隔离层，所述隔离层在各个沟槽中；以及至少一个场绝缘层，所述至少一个场绝缘层被设置在高电压区中的半导体衬底的表面处。所述至少一个场绝缘层是包括第一部分和第二部分的硅局部氧化LOCOS层，所述第一部分延伸进入半导体衬底中，所述第二部分从半导体衬底的顶表面向上突出。本发明还提供了相关的方法。

公开(公告)号：CN1720622A

公开(公告)日：2006-01-11

申请号：CN200380105017.3

申请日：2003-10-14

Applicant: 半导体元件工业有限责任公司

Inventor： 普拉萨德·温卡特拉曼

IPC: H01L29/78 ,  H01L29/423 ,  H01L29/08 ,  H01L29/739

CPC classification number: H01L29/7802 ,  H01L29/0847 ,  H01L29/0878 ,  H01L29/42368 ,  H01L29/7395 ,  H01L29/7801 ,  H01L29/7816

Abstract: 一种晶体管(10)，如DMOS晶体管，形成在具有用于形成沟道(40)的第一表面(19)的半导体衬底(12)上。覆盖沟道第一部分的栅介质(22)具有第一厚度，介质膜(20)覆盖沟道的第二部分并具有大于第一厚度的第二厚度。该第二厚度减小了晶体管的漏至栅电容，从而改善了其开关速度和频率响应。

公开(公告)号：CN1233041C

公开(公告)日：2005-12-21

申请号：CN01817643.7

申请日：2001-09-20

Applicant: 剑桥半导体有限公司

Inventor： 弗罗林·尤德瑞 ,  吉翰·安尼尔·约瑟夫·阿玛拉汤加

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L27/088

CPC classification number: H01L29/7816 ,  H01L21/76289 ,  H01L21/764 ,  H01L29/0619 ,  H01L29/0634 ,  H01L29/0657 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/083 ,  H01L29/1608 ,  H01L29/2003 ,  H01L29/42368 ,  H01L29/66325 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/7393 ,  H01L29/7394 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/7801 ,  H01L29/7802 ,  H01L29/7812 ,  H01L29/7813 ,  H01L29/7824 ,  H01L29/7831 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 功率半导体器件(10)具有包含漂移区(20)的有源区。漂移区(20)至少有部分是由上、下表面(15，17)相对的膜片(16)提供的。在一种实施方式中，膜片(16)的上表面(15)具有直接或间接与之相连的电极，以便在漂移区(20)的横向上施加电压。在另一种实施方式中，至少有一个电极直接或间接与上表面(15)相连，且至少有一个电极直接或间接与下表面(17)相连，以便在漂移区(20)的纵向上施加电压。在每个实施方式中，膜片(16)的下表面(17)都没有与之毗连的半导体衬底。