-
公开(公告)号:CN107689370A
公开(公告)日:2018-02-13
申请号:CN201710608089.3
申请日:2017-07-24
申请人: 上海领矽半导体有限公司
发明人: 倪凯彬
CPC分类号: H01L27/0255 , H01L21/04
摘要: 本发明公开了一种高对称性能双向瞬态电压抑制器的制造方法,通过调整纵向NPN结构中的上下两部分N型掺杂浓度梯度和结深,尽可能匹配上下两个PN结物理特性,从而获得两端各个性能参数的高度对称和最优。基于该发明制作的双向瞬态电压抑制器的两端性能指标相差在5%以内,几乎可以认为完全对称,而且彼此之间没有性能损失。
-
公开(公告)号:CN106783594A
公开(公告)日:2017-05-31
申请号:CN201611183924.5
申请日:2016-12-20
申请人: 西安科锐盛创新科技有限公司
IPC分类号: H01L21/329 , H01L21/04 , H01Q23/00 , H01Q7/00 , H01Q1/38
CPC分类号: H01L29/6609 , H01L21/04 , H01Q1/38 , H01Q7/00 , H01Q23/00
摘要: 本发明提供一种可重构多层全息天线异质Ge基pin二极管的制备工艺,包括步骤:选取某一晶向的GeOI衬底;在GeOI衬底内刻蚀得到隔离槽形成隔离区;刻蚀GeOI衬底形成P型沟槽和N型沟槽;填充P型沟槽和N型沟槽,采用离子注入在P型沟槽内和N型沟槽内形成P型有源区、N型有源区、P型接触区和N型接触区;在P接触区和N接触区光刻引线孔形成引线,完成所述异质Ge基pin二极管的制备。本发明提供的天线通过在半导体基片上制作异质Ge基pin二极管,并且利用异质Ge基pin二极管构成源天线和全息结构,利用异质Ge基pin二极管串的导通或断开实现天线的可重构。因此,该天线具有体积小、易集成、结构简单、频率可快速跳变的特点。
-
公开(公告)号:CN103426905B
公开(公告)日:2016-08-31
申请号:CN201310181415.9
申请日:2013-05-16
申请人: 英飞凌科技奥地利有限公司
CPC分类号: H01L21/02595 , H01L21/02532 , H01L21/02592 , H01L21/02598 , H01L21/02609 , H01L21/02667 , H01L21/04 , H01L21/187 , H01L21/265 , H01L21/28 , H01L21/324 , H01L29/04 , H01L29/43 , H01L29/7802 , H01L2924/0002 , H01L2924/00
摘要: 本发明涉及具有半导体结构、具有其的半导体器件和用于制造其的方法。根据实施例,一种半导体结构,包括:第一单晶半导体部分,在参考方向上具有第一晶格常数;处于所述第一单晶半导体部分上的第二单晶半导体部分,在所述参考方向上具有与所述第一晶格常数不同的第二晶格常数;以及金属层,在所述第二单晶半导体部分上形成并与所述第二单晶半导体部分相接触。
-
公开(公告)号:CN105895511A
公开(公告)日:2016-08-24
申请号:CN201610275559.4
申请日:2016-04-29
申请人: 北京世纪金光半导体有限公司
发明人: 倪炜江
CPC分类号: H01L21/04 , H01L29/78 , H01L21/0445 , H01L21/0465 , H01L29/66068
摘要: 本发明公开了一种基于自对准工艺的SiC MOSFET制造方法,其包括如下步骤:首先选择n型siC外延材料;根据不同的光刻设备在外延材料表面制作对准标记;在外延材料上制作pwell层注入掩膜图形层;进行Al离子注入,在SiC内形成矩形掺杂分布的p阱区;进行P离子注入,或者注入N离子,形成n++型源区;去掉掩膜,进行RCA清洗;并再次制作掩膜,在所述n++型源区内露出Al注入区域;再次进行Al离子注入;进行结终端的掩膜制作与注入;进行RCA清洗后,再用HF或BOE去除表面的SiC层;进行栅介质生长;制作高掺杂的多晶硅层;淀积钝化层;淀积电极金属,刻蚀掉非电极处的金属。本方法可以形成非常短的沟道,并且原胞内两侧沟道对称,整个器件内沟道长度均匀;且工艺简单可控。
-
公开(公告)号:CN105097456A
公开(公告)日:2015-11-25
申请号:CN201510522447.X
申请日:2015-08-24
申请人: 泰科天润半导体科技(北京)有限公司
CPC分类号: H01L29/66053 , H01L21/02 , H01L21/04
摘要: 本发明公开一种用于碳化硅器件的自对准方法,包括如下步骤:在晶圆上制备裸露的沟道和沟槽;在沟槽的底部和侧壁以及沟道表面沉积一层第一介质层,且第一介质层的材质中含有干法刻蚀的终点检测指示元素;在第一介质层表面沉积一层第二介质层,以覆盖沟槽的底部和侧壁以及沟道表面;在对应沟槽处的第二介质层表面覆盖光刻胶,以填充沟槽内的空隙,使得光刻胶裸露的表面与对应沟道处的第二介质层表面齐平;采用干法刻蚀去除对应沟道处的第二介质层和第一介质层,使得沟道表面裸露;在裸露的沟道表面形成一层上表面金属电极。所述自对准方法能够避免在第一介质层表面沉积厚度较大的第二介质层;不受化学机械研磨方法或干法刻蚀的专门设备的限制。
-
公开(公告)号:CN102844144A
公开(公告)日:2012-12-26
申请号:CN201180019273.5
申请日:2011-02-21
申请人: 爱克西可法国公司
IPC分类号: B23K26/06 , H01L21/324 , G02B27/09
CPC分类号: H01L21/04 , B23K26/0608 , B23K26/066 , B23K26/0673 , B23K26/073 , G02B27/0955 , H01L21/268
摘要: 本发明涉及一种用于对半导体材料进行照射的装置,该装置包括:一个激光器,该激光器产生一个主激光束;一个光学系统;以及一种用于为该主激光束确定形状的装置,该确定形状的装置包括多个孔径,这些孔径用于将该主激光束的形状确定为多个次级激光束;其特征在于,这些单独的孔径的形状和/或大小对应于一个有待照射的半导体材料层的一个公共区域的形状和/或大小,并且其特征在于该光学系统被适配成用于叠加这些次级激光束以便对所述公共区域进行照射。另外,本发明涉及此类装置在制造半导体器件中的用途。
-
公开(公告)号:CN103972281B
公开(公告)日:2018-07-24
申请号:CN201410043926.9
申请日:2014-01-30
申请人: 英飞凌科技股份有限公司
IPC分类号: H01L29/739 , H01L29/06 , H01L29/36 , H01L21/331
CPC分类号: H01L29/36 , H01L21/04 , H01L29/0615 , H01L29/0623 , H01L29/0634 , H01L29/0834 , H01L29/0847 , H01L29/0878 , H01L29/1095 , H01L29/402 , H01L29/407 , H01L29/41741 , H01L29/42368 , H01L29/66128 , H01L29/66136 , H01L29/66348 , H01L29/66712 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/8611
摘要: 本发明涉及包括边缘区域的半导体器件和制造半导体器件的方法。一种半导体器件的半导体部分包括:半导体层,具有第一导电类型的漂移区和第二相反导电类型的至少一个杂质区。杂质区与元件区域中的半导体部分的第一表面邻接。连接层与第一表面相对地与半导体层直接邻接。在相对于第一表面的一定距离,过补偿区形成在包围元件区域的边缘区域中。过补偿区和连接层具有相反的导电类型。沿垂直于第一表面的方向,漂移区的一部分布置在第一表面和过补偿区之间。在局部高电流密度的情况下,过补偿区将局部抵消电场强度的进一步增加并且降低雪崩击穿的风险的电荷载流子注入到半导体层中。
-
公开(公告)号:CN106847906A
公开(公告)日:2017-06-13
申请号:CN201611184785.8
申请日:2016-12-20
申请人: 西安科锐盛创新科技有限公司
CPC分类号: H01L29/6609 , H01L21/04 , H01Q1/38 , H01Q7/00 , H01Q23/00
摘要: 本发明涉及一种用于环形天线的Ge基固态等离子pin二极管的制备方法,该制备方法包括:选取某一晶向的GeOI衬底,并在GeOI衬底内设置隔离区;刻蚀GeOI衬底形成P型沟槽和N型沟槽,P型沟槽和N型沟槽的深度小于GeOI衬底的顶层Ge的厚度;在P型沟槽和N型沟槽内采用离子注入形成第一P型有源区和第一N型有源区;填充P型沟槽和N型沟槽,并采用离子注入在GeOI衬底的顶层Ge内形成第二P型有源区和第二N型有源区;在GeOI衬底上形成引线,以完成Ge基等离子pin二极管的制备。本发明实施例利用深槽隔离技术及离子注入工艺能够制备并提供适用于形成固态等离子天线的高性能Ge基等离子pin二极管。
-
公开(公告)号:CN106409826A
公开(公告)日:2017-02-15
申请号:CN201610949003.9
申请日:2016-10-26
申请人: 上海先进半导体制造股份有限公司
摘要: 本发明公开了一种瞬态电压抑制器及其制造方法,所述瞬态电压抑制器的制造方法包括以下步骤:提供P-型半导体衬底至反应腔室中;在P-型半导体衬底上注入埋层形成埋层衬底;在埋层衬底上分别刻蚀两个浅沟槽;埋层推进;对埋层衬底进行预吹扫,对反应腔室进行烘烤;用硅源气体和刻蚀气体填充两个浅沟槽;生长高阻本征外延层;在埋层衬底上注入掺杂依次形成第一P+区、N+区以及第二P+区;在N+区与两个浅沟槽之间分别刻蚀两个深沟槽;在深沟槽内填充二氧化硅,并完成金属布线工艺。与现有技术相比,本发明实现了沟槽的二次隔离,有效地抑制了埋层的扩散,从而保证了衬底表面外延层的电阻率,进而降低了TVS的电容。
-
公开(公告)号:CN105633168A
公开(公告)日:2016-06-01
申请号:CN201511032546.6
申请日:2015-12-31
CPC分类号: H01L21/04 , H01L29/78 , H01L29/7806 , H01L21/0445 , H01L29/66068
摘要: 本发明提供一种集成肖特基二极管的SiC沟槽型MOSFET器件及其制造方法,所述器件包括:1)沟槽型MOSFET:N+衬底及其上的N-漂移层,所述N-漂移层包含彼此隔离的有N+源区的P阱;所述P阱外侧的U型沟道,所述U型沟道表面有氧化层,其内有栅极;所述栅极及部分所述N+源区上的隔离层;和正面的源极及背面的漏极;2)肖特基二极管:所述N-漂移层内的所述P阱间的N-漂移层与所述源极金属形成的肖特基接触。本发明通过在沟槽型SiC MOSFET中引入肖特基二极管,在器件工作时,起续流二极管的作用,提高了电路工作的效率与可靠性,降低了电路制作成本。
-
-
-
-
-
-
-
-
-