公开(公告)号：CN107039529A

公开(公告)日：2017-08-11

申请号：CN201610971023.6

申请日：2016-10-28

Applicant: 三星电子株式会社

Inventor： 朴文圭 ,  宋在烈 ,  罗勋奏 ,  黄允泰 ,  尹琪重 ,  玄尚镇

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

CPC classification number: H01L27/088 ,  H01L21/02345 ,  H01L21/02356 ,  H01L21/823431 ,  H01L21/82345 ,  H01L21/823456 ,  H01L21/823462 ,  H01L21/823807 ,  H01L21/823821 ,  H01L21/823842 ,  H01L27/0886 ,  H01L27/092 ,  H01L27/0924 ,  H01L29/435 ,  H01L29/4941 ,  H01L29/4958 ,  H01L29/4966 ,  H01L29/4983 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/785 ,  H01L29/7851 ,  H01L29/7854 ,  H01L29/7856 ,  H01L29/78 ,  H01L29/42356 ,  H01L29/66477 ,  H01L29/66795

Abstract: 本发明提供了在栅绝缘膜中具有更少缺陷以及和改善的可靠性的半导体器件以及形成该半导体器件的方法。该半导体器件可以包括在基板上的栅绝缘膜和在栅绝缘膜上的栅电极结构。栅电极结构可以包括在栅绝缘膜上顺序层叠的下导电膜、硅氧化物膜和上导电膜。下导电膜可以包括阻挡金属层。

公开(公告)号：CN109935585A

公开(公告)日：2019-06-25

申请号：CN201810833546.3

申请日：2018-07-26

Applicant: 三星电子株式会社

Inventor： 宋在烈 ,  金完敦 ,  裴洙瀯 ,  李东洙 ,  李钟汉 ,  丁炯硕 ,  玄尚镇

IPC: H01L27/088 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/786

Abstract: 提供了一种具有多阈值电压的半导体器件，所述半导体器件包括位于半导体基底上的有源区、位于单独的对应的有源区上的栅极结构以及在半导体基底中位于单独的对应的栅极结构的相对侧上的源极/漏极区。每个单独的栅极结构包括顺序堆叠的高介电层、第一逸出功金属层、具有比第一逸出功金属层低的逸出功的第二逸出功金属层和栅极金属层。栅极结构的第一逸出功金属层具有不同的厚度，从而栅极结构包括最大栅极结构，其中最大栅极结构的第一逸出功金属层具有第一逸出功金属层中的最大厚度。最大栅极结构包括位于最大栅极结构的高介电层上的覆盖层，其中，覆盖层包括一种或更多种杂质元素。

公开(公告)号：CN106057872A

公开(公告)日：2016-10-26

申请号：CN201610239698.1

申请日：2016-04-18

Applicant: 三星电子株式会社

Inventor： 宋在烈 ,  金完敦 ,  玄尚镇 ,  李珍旭 ,  权奇相 ,  高绮亨 ,  明成禹

IPC: H01L29/423

Abstract: 本发明提供了一种包括具有相对窄的宽度和相对小的间距的栅线的半导体器件以及一种制造该半导体器件的方法，所述半导体器件包括：衬底，其具有鳍式有源区；栅极绝缘层，其覆盖鳍式有源区的上表面和侧部；以及栅线，其延伸并且与鳍式有源区交叉同时覆盖鳍式有源区的上表面和两侧，栅线位于栅极绝缘层上，其中在垂直于栅线的延伸方向的剖面中，栅线的上表面的中心部分具有凹进形状。

公开(公告)号：CN109841673B

公开(公告)日：2024-05-28

申请号：CN201811311350.4

申请日：2018-11-06

Applicant: 三星电子株式会社

Inventor： 李钟汉 ,  金完敦 ,  宋在烈 ,  任廷爀 ,  丁炯硕

IPC: H01L29/423 ,  H01L29/78 ,  H01L21/336

Abstract: 公开了半导体装置及其制造方法。半导体装置包括：栅电极，位于基底上；上覆盖图案，位于栅电极上；以及下覆盖图案，位于栅电极与上覆盖图案之间。下覆盖图案包括：第一部分，位于栅电极与上覆盖图案之间；以及多个第二部分，从第一部分延伸到上覆盖图案的对应的侧表面上。上覆盖图案覆盖第二部分中的每个的最顶表面。

公开(公告)号：CN109119420B

公开(公告)日：2023-12-05

申请号：CN201810654945.3

申请日：2018-06-22

Applicant: 三星电子株式会社

Inventor： 李东洙 ,  郑元根 ,  罗勋奏 ,  裵洙瀯 ,  宋在烈 ,  李钟汉 ,  丁炯硕 ,  玄尚镇

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了半导体器件及其制造方法。半导体器件包括在基板上的第一晶体管和在基板上的第二晶体管。第一晶体管和第二晶体管的每个包括竖直地堆叠在基板上且彼此竖直地间隔开的多个半导体图案以及填充半导体图案之间和所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间的栅极电介质图案和功函数图案。第一晶体管的功函数图案包括第一功函数金属层，第二晶体管的功函数图案包括第一功函数金属层和第二功函数金属层，第一晶体管和第二晶体管中的每个的第一功函数金属层具有比第二功函数金属层的功函数大的功函数，并且第一晶体管具有比第二晶体管的阈值电压小的阈值电压。

公开(公告)号：CN107039529B

公开(公告)日：2021-07-06

申请号：CN201610971023.6

申请日：2016-10-28

Applicant: 三星电子株式会社

Inventor： 朴文圭 ,  宋在烈 ,  罗勋奏 ,  黄允泰 ,  尹琪重 ,  玄尚镇

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明提供了在栅绝缘膜中具有更少缺陷以及和改善的可靠性的半导体器件以及形成该半导体器件的方法。该半导体器件可以包括在基板上的栅绝缘膜和在栅绝缘膜上的栅电极结构。栅电极结构可以包括在栅绝缘膜上顺序层叠的下导电膜、硅氧化物膜和上导电膜。下导电膜可以包括阻挡金属层。

公开(公告)号：CN109545846A

公开(公告)日：2019-03-29

申请号：CN201811100712.5

申请日：2018-09-20

Applicant: 三星电子株式会社

Inventor： 宋在烈 ,  裵洙瀯 ,  李东洙 ,  丁炯硕 ,  玄尚镇

IPC: H01L29/417 ,  H01L29/78

Abstract: 一种半导体器件，其包括：衬底；在衬底上的第一有源区和第二有源区；与第一有源区交叉的第一凹陷；与第二有源区交叉的第二凹陷；沿着第一凹陷和第二凹陷的侧壁延伸的栅极间隔物；第一下高k电介质膜，其在第一凹陷中并包括第一浓度的第一高k电介质材料、以及第二高k电介质材料；第二下高k电介质膜，其在第二凹陷中并包括大于第一浓度的第二浓度的第一高k电介质材料、以及第二高k电介质材料；第一含金属膜，其在第一下高k电介质膜上并包括第三浓度的硅；以及第二含金属膜，其在第二下高k电介质膜上并包括小于第三浓度的第四浓度的硅。

公开(公告)号：CN109935585B

公开(公告)日：2023-12-12

申请号：CN201810833546.3

申请日：2018-07-26

Applicant: 三星电子株式会社

Inventor： 宋在烈 ,  金完敦 ,  裴洙瀯 ,  李东洙 ,  李钟汉 ,  丁炯硕 ,  玄尚镇

IPC: H01L27/088 ,  H01L29/423 ,  H01L29/49 ,  H01L29/78 ,  H01L29/786

Abstract: 提供了一种具有多阈值电压的半导体器件，所述半导体器件包括位于半导体基底上的有源区、位于单独的对应的有源区上的栅极结构以及在半导体基底中位于单独的对应的栅极结构的相对侧上的源极/漏极区。每个单独的栅极结构包括顺序堆叠的高介电层、第一逸出功金属层、具有比第一逸出功金属层低的逸出功的第二逸出功金属层和栅极金属层。栅极结构的第一逸出功金属层具有不同的厚度，从而栅极结构包括最大栅极结构，其中最大栅极结构的第一逸出功金属层具有第一逸出功金属层中的最大厚度。最大栅极结构包括位于最大栅极结构的高介电层上的覆盖层，其中，覆盖层包括一种或更多种杂质元素。

公开(公告)号：CN112820730A

公开(公告)日：2021-05-18

申请号：CN202011210730.6

申请日：2020-11-03

Applicant: 三星电子株式会社

Inventor： 宋在烈 ,  吴承河 ,  金洛焕 ,  朴珉正 ,  李东洙

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/423 ,  H01L21/8234 ,  H01L21/8238

Abstract: 一种集成电路(IC)装置包括位于衬底上的第一鳍型有源区域和第二鳍型有源区域。设置了多个第一半导体图案，其堆叠在所述第一鳍型有源区域上作为第一FINFET的多个间隔开的第一沟道区域。设置了多个第二半导体图案，其堆叠在所述第二鳍型有源区域上作为第二FINFET的多个间隔开的第二沟道区域。第一栅极结构设置在所述多个第一半导体图案上。该第一栅极结构包括第一材料区域，其至少部分地填充所述多个间隔开的第一沟道区域之间的空间。此外，第二栅极结构设置在所述多个第二半导体图案上。所述第二栅极结构包括第二材料区域和第三材料区域，其至少部分地填充所述多个间隔开的第二沟道区域之间的空间。

公开(公告)号：CN109119420A

公开(公告)日：2019-01-01

申请号：CN201810654945.3

申请日：2018-06-22

Applicant: 三星电子株式会社

Inventor： 李东洙 ,  郑元根 ,  罗勋奏 ,  裵洙瀯 ,  宋在烈 ,  李钟汉 ,  丁炯硕 ,  玄尚镇

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了半导体器件及其制造方法。半导体器件包括在基板上的第一晶体管和在基板上的第二晶体管。第一晶体管和第二晶体管的每个包括竖直地堆叠在基板上且彼此竖直地间隔开的多个半导体图案以及填充半导体图案之间和所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间的栅极电介质图案和功函数图案。第一晶体管的功函数图案包括第一功函数金属层，第二晶体管的功函数图案包括第一功函数金属层和第二功函数金属层，第一晶体管和第二晶体管中的每个的第一功函数金属层具有比第二功函数金属层的功函数大的功函数，并且第一晶体管具有比第二晶体管的阈值电压小的阈值电压。