公开(公告)号：CN112242404A

公开(公告)日：2021-01-19

申请号：CN202010359712.8

申请日：2020-04-29

Applicant: 三星电子株式会社

Inventor： 吴承河 ,  姜泌圭 ,  金国桓 ,  金元洪 ,  佐佐木雄一朗 ,  李相遇 ,  林圣根 ,  河龙湖 ,  玄尚镇

IPC: H01L27/11573 ,  H01L27/11582 ,  H01L25/18

Abstract: 一种三维半导体器件包括：下衬底；设置在下衬底上的多个下晶体管；设置在下晶体管上的上衬底；设置在下晶体管与上衬底之间的多个下导电线路；以及设置在上衬底上的多个上晶体管。至少一个下晶体管连接到相应的下导电线路。每一个上晶体管包括：设置在上衬底上的上栅电极；在上栅电极的第一侧设置在上衬底中的第一上源/漏极图案；以及在上栅电极的相对的第二侧设置在上衬底中的第二上源/漏极图案。上栅电极包括硅锗(SiGe)。

公开(公告)号：CN113871398A

公开(公告)日：2021-12-31

申请号：CN202110651905.5

申请日：2021-06-11

Applicant: 三星电子株式会社

Inventor： 吴承河 ,  金元洪 ,  罗勋奏

IPC: H01L27/12 ,  H01L23/528 ,  H01L21/77

Abstract: 一种三维半导体装置包括：第一衬底、在第一衬底上的多个第一晶体管、在多个第一晶体管上的第二衬底、在第二衬底上的多个第二晶体管、以及电连接多个第一晶体管和多个第二晶体管的互连部分。多个第一晶体管中的每一个包括在第一衬底上并具有第一氢含量的第一栅极绝缘膜。多个第二晶体管中的每一个包括在第二衬底上并具有第二氢含量的第二栅极绝缘膜。第二氢含量大于第一氢含量。

公开(公告)号：CN111952276A

公开(公告)日：2020-11-17

申请号：CN202010086446.6

申请日：2020-02-11

Applicant: 三星电子株式会社

Inventor： 佐佐木雄一朗 ,  林圣根 ,  姜泌圭 ,  金元洪 ,  吴承河 ,  河龙湖 ,  玄尚镇

IPC: H01L23/498 ,  H01L23/538 ,  H01L29/06 ,  H01L27/088

Abstract: 本公开提供了一种半导体器件，所述半导体器件包括：具有第一表面和与所述第一表面相反的第二表面的半导体层；在第一表面上的有源图案，所述有源图案包括源极/漏极区域；电连接到所述源极/漏极区域的电力轨；以及在所述第二表面上的电力输送网络，所述电力输送网络电连接到所述电力轨。所述半导体层包括蚀刻停止掺杂剂，并且所述蚀刻停止掺杂剂在所述第二表面处具有最大浓度。

公开(公告)号：CN111952276B

公开(公告)日：2025-02-28

申请号：CN202010086446.6

申请日：2020-02-11

Applicant: 三星电子株式会社

Inventor： 佐佐木雄一朗 ,  林圣根 ,  姜泌圭 ,  金元洪 ,  吴承河 ,  河龙湖 ,  玄尚镇

IPC: H01L23/498 ,  H01L23/538 ,  H10D62/10 ,  H10D84/83

Abstract: 本公开提供了一种半导体器件，所述半导体器件包括：具有第一表面和与所述第一表面相反的第二表面的半导体层；在第一表面上的有源图案，所述有源图案包括源极/漏极区域；电连接到所述源极/漏极区域的电力轨；以及在所述第二表面上的电力输送网络，所述电力输送网络电连接到所述电力轨。所述半导体层包括蚀刻停止掺杂剂，并且所述蚀刻停止掺杂剂在所述第二表面处具有最大浓度。

公开(公告)号：CN115440702A

公开(公告)日：2022-12-06

申请号：CN202210506327.0

申请日：2022-05-10

Applicant: 三星电子株式会社

Inventor： 吴承河 ,  文光辰 ,  李镐珍

IPC: H01L23/538 ,  H01L27/088

Abstract: 一种半导体器件，包括：包含有源区的正面和与正面相对的背面的衬底、位于有源区上的电子元件、在衬底的正面上与电子元件电连接的正面布线结构、以及在衬底的背面上与电子元件电连接的背面布线结构。背面布线结构包括依次堆叠在衬底的背面上的多个背面布线图案，以及与多个背面布线图案中的至少一层相交并延伸穿过该至少一层的超通孔图案。

公开(公告)号：CN111968969A

公开(公告)日：2020-11-20

申请号：CN202010176255.9

申请日：2020-03-13

Applicant: 三星电子株式会社

Inventor： 金元洪 ,  姜泌圭 ,  佐佐木雄一朗 ,  林圣根 ,  河龙湖 ,  玄尚镇 ,  金国桓 ,  吴承河

IPC: H01L27/02 ,  H01L27/088 ,  H01L23/48 ,  H01L23/535 ,  H01L21/762

Abstract: 提供了一种集成电路器件及其制造方法。所述集成电路器件包括：嵌入绝缘层；半导体层，位于所述嵌入绝缘层上，所述半导体层具有主表面和从所述主表面突出以在第一水平方向上延伸且彼此平行的多个鳍型有源区；分隔绝缘层，将所述半导体层分隔成在与所述第一水平方向相交的第二水平方向上彼此相邻的至少两个元件区域；位于所述多个鳍型有源区上的源极/漏极区；第一导电插塞，位于所述源极/漏极区上并电连接到所述源极/漏极区；掩埋轨道，穿过所述分隔绝缘层和所述半导体层同时电连接到所述第一导电插塞；以及电力输送结构，布置在所述嵌入绝缘层中，所述电力输送结构与所述掩埋轨道接触并电连接到所述掩埋轨道。

公开(公告)号：CN115346949A

公开(公告)日：2022-11-15

申请号：CN202210423659.2

申请日：2022-04-21

Applicant: 三星电子株式会社

Inventor： 李镐珍 ,  文光辰 ,  吴承河

IPC: H01L23/498 ,  H01L23/538

Abstract: 本发明提供一种集成电路器件和包括该集成电路器件的半导体封装，其中该集成电路器件包括：具有第一表面和与第一表面相反的第二表面的半导体基板；在半导体基板的第一表面上的第一绝缘层；电极落着焊盘，位于半导体基板的第一表面上并具有由第一绝缘层围绕的侧壁、与半导体基板的第一表面间隔开的顶表面以及与顶表面相反的底表面；以及贯通电极，配置为穿透半导体基板并接触电极落着焊盘的顶表面，其中电极落着焊盘的顶表面的水平宽度小于电极落着焊盘的底表面的水平宽度，并大于贯通电极的与电极落着焊盘的顶表面接触的底表面的水平宽度。

公开(公告)号：CN112820730A

公开(公告)日：2021-05-18

申请号：CN202011210730.6

申请日：2020-11-03

Applicant: 三星电子株式会社

Inventor： 宋在烈 ,  吴承河 ,  金洛焕 ,  朴珉正 ,  李东洙

IPC: H01L27/088 ,  H01L27/092 ,  H01L29/423 ,  H01L21/8234 ,  H01L21/8238

Abstract: 一种集成电路(IC)装置包括位于衬底上的第一鳍型有源区域和第二鳍型有源区域。设置了多个第一半导体图案，其堆叠在所述第一鳍型有源区域上作为第一FINFET的多个间隔开的第一沟道区域。设置了多个第二半导体图案，其堆叠在所述第二鳍型有源区域上作为第二FINFET的多个间隔开的第二沟道区域。第一栅极结构设置在所述多个第一半导体图案上。该第一栅极结构包括第一材料区域，其至少部分地填充所述多个间隔开的第一沟道区域之间的空间。此外，第二栅极结构设置在所述多个第二半导体图案上。所述第二栅极结构包括第二材料区域和第三材料区域，其至少部分地填充所述多个间隔开的第二沟道区域之间的空间。