公开(公告)号：CN111952276B

公开(公告)日：2025-02-28

申请号：CN202010086446.6

申请日：2020-02-11

Applicant: 三星电子株式会社

Inventor： 佐佐木雄一朗 ,  林圣根 ,  姜泌圭 ,  金元洪 ,  吴承河 ,  河龙湖 ,  玄尚镇

IPC: H01L23/498 ,  H01L23/538 ,  H10D62/10 ,  H10D84/83

Abstract: 本公开提供了一种半导体器件，所述半导体器件包括：具有第一表面和与所述第一表面相反的第二表面的半导体层；在第一表面上的有源图案，所述有源图案包括源极/漏极区域；电连接到所述源极/漏极区域的电力轨；以及在所述第二表面上的电力输送网络，所述电力输送网络电连接到所述电力轨。所述半导体层包括蚀刻停止掺杂剂，并且所述蚀刻停止掺杂剂在所述第二表面处具有最大浓度。

公开(公告)号：CN111968969A

公开(公告)日：2020-11-20

申请号：CN202010176255.9

申请日：2020-03-13

Applicant: 三星电子株式会社

Inventor： 金元洪 ,  姜泌圭 ,  佐佐木雄一朗 ,  林圣根 ,  河龙湖 ,  玄尚镇 ,  金国桓 ,  吴承河

IPC: H01L27/02 ,  H01L27/088 ,  H01L23/48 ,  H01L23/535 ,  H01L21/762

Abstract: 提供了一种集成电路器件及其制造方法。所述集成电路器件包括：嵌入绝缘层；半导体层，位于所述嵌入绝缘层上，所述半导体层具有主表面和从所述主表面突出以在第一水平方向上延伸且彼此平行的多个鳍型有源区；分隔绝缘层，将所述半导体层分隔成在与所述第一水平方向相交的第二水平方向上彼此相邻的至少两个元件区域；位于所述多个鳍型有源区上的源极/漏极区；第一导电插塞，位于所述源极/漏极区上并电连接到所述源极/漏极区；掩埋轨道，穿过所述分隔绝缘层和所述半导体层同时电连接到所述第一导电插塞；以及电力输送结构，布置在所述嵌入绝缘层中，所述电力输送结构与所述掩埋轨道接触并电连接到所述掩埋轨道。

公开(公告)号：CN108695256A

公开(公告)日：2018-10-23

申请号：CN201810288543.6

申请日：2018-04-03

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  金泰贤 ,  申洪湜 ,  金泰坤 ,  朴栽永 ,  佐佐木雄一朗

IPC: H01L21/8234

Abstract: 本申请提供了一种制造半导体装置的方法以及半导体装置。该制造半导体装置的方法包括：将衬底的上部图案化，以形成第一有源图案，所述衬底包括具有第一晶格常数的半导体元素；在第一有源图案的上部上执行选择性外延生长工艺，以形成第一源极/漏极区；为第一源极/漏极区掺杂镓；在掺有镓的第一源极/漏极区上执行退火工艺；以及形成连接至第一源极/漏极区的第一接触图案。第一源极/漏极区包括具有大于第一晶格常数的第二晶格常数的半导体元素。

公开(公告)号：CN112242404A

公开(公告)日：2021-01-19

申请号：CN202010359712.8

申请日：2020-04-29

Applicant: 三星电子株式会社

Inventor： 吴承河 ,  姜泌圭 ,  金国桓 ,  金元洪 ,  佐佐木雄一朗 ,  李相遇 ,  林圣根 ,  河龙湖 ,  玄尚镇

IPC: H01L27/11573 ,  H01L27/11582 ,  H01L25/18

Abstract: 一种三维半导体器件包括：下衬底；设置在下衬底上的多个下晶体管；设置在下晶体管上的上衬底；设置在下晶体管与上衬底之间的多个下导电线路；以及设置在上衬底上的多个上晶体管。至少一个下晶体管连接到相应的下导电线路。每一个上晶体管包括：设置在上衬底上的上栅电极；在上栅电极的第一侧设置在上衬底中的第一上源/漏极图案；以及在上栅电极的相对的第二侧设置在上衬底中的第二上源/漏极图案。上栅电极包括硅锗(SiGe)。

公开(公告)号：CN108695256B

公开(公告)日：2023-07-21

申请号：CN201810288543.6

申请日：2018-04-03

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  金泰贤 ,  申洪湜 ,  金泰坤 ,  朴栽永 ,  佐佐木雄一朗

IPC: H01L21/8234

Abstract: 本申请提供了一种制造半导体装置的方法以及半导体装置。该制造半导体装置的方法包括：将衬底的上部图案化，以形成第一有源图案，所述衬底包括具有第一晶格常数的半导体元素；在第一有源图案的上部上执行选择性外延生长工艺，以形成第一源极/漏极区；为第一源极/漏极区掺杂镓；在掺有镓的第一源极/漏极区上执行退火工艺；以及形成连接至第一源极/漏极区的第一接触图案。第一源极/漏极区包括具有大于第一晶格常数的第二晶格常数的半导体元素。

公开(公告)号：CN111952276A

公开(公告)日：2020-11-17

申请号：CN202010086446.6

申请日：2020-02-11

Applicant: 三星电子株式会社

Inventor： 佐佐木雄一朗 ,  林圣根 ,  姜泌圭 ,  金元洪 ,  吴承河 ,  河龙湖 ,  玄尚镇

IPC: H01L23/498 ,  H01L23/538 ,  H01L29/06 ,  H01L27/088

Abstract: 本公开提供了一种半导体器件，所述半导体器件包括：具有第一表面和与所述第一表面相反的第二表面的半导体层；在第一表面上的有源图案，所述有源图案包括源极/漏极区域；电连接到所述源极/漏极区域的电力轨；以及在所述第二表面上的电力输送网络，所述电力输送网络电连接到所述电力轨。所述半导体层包括蚀刻停止掺杂剂，并且所述蚀刻停止掺杂剂在所述第二表面处具有最大浓度。