公开(公告)号：CN108695256A

公开(公告)日：2018-10-23

申请号：CN201810288543.6

申请日：2018-04-03

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  金泰贤 ,  申洪湜 ,  金泰坤 ,  朴栽永 ,  佐佐木雄一朗

IPC: H01L21/8234

Abstract: 本申请提供了一种制造半导体装置的方法以及半导体装置。该制造半导体装置的方法包括：将衬底的上部图案化，以形成第一有源图案，所述衬底包括具有第一晶格常数的半导体元素；在第一有源图案的上部上执行选择性外延生长工艺，以形成第一源极/漏极区；为第一源极/漏极区掺杂镓；在掺有镓的第一源极/漏极区上执行退火工艺；以及形成连接至第一源极/漏极区的第一接触图案。第一源极/漏极区包括具有大于第一晶格常数的第二晶格常数的半导体元素。

公开(公告)号：CN1873987A

公开(公告)日：2006-12-06

申请号：CN200610089977.0

申请日：2006-05-30

Applicant: 三星电子株式会社

Inventor： 金敬锡 ,  邢庸宇 ,  朴栽永 ,  李铉德 ,  任基彬 ,  李昱烈 ,  李高银 ,  金永镇 ,  南硕祐

IPC: H01L27/108 ,  H01L27/102 ,  H01L27/02 ,  H01L27/00 ,  H01L29/94 ,  H01L21/8242 ,  H01L21/8222 ,  H01L21/82 ,  H01L21/02 ,  H01L21/00

CPC classification number: H01L28/75 ,  H01L27/10814 ,  H01L27/10852 ,  H01L28/90

Abstract: 在具有半导体－绝缘体－金属(SIM)结构的电容器中，可以将上电极形成为包括多晶半导体族IV材料的多层结构。介质层可包括金属氧化物，以及下电极可包括基于金属的材料。因此，电容器可以具有足够小的等效氧化物厚度(EOT)和/或可具有改进的电流漏泄特性。

公开(公告)号：CN1767171A

公开(公告)日：2006-05-03

申请号：CN200510099582.4

申请日：2005-09-14

Applicant: 三星电子株式会社

Inventor： 刘永燮 ,  朴栽永 ,  李铉德 ,  任基彬 ,  申元湜 ,  邢庸宇 ,  林宪亨 ,  张源准 ,  南硕祐

IPC: H01L21/768

CPC classification number: H01L21/31116 ,  H01L28/91

Abstract: 通过在第一结构上淀积金属氧化物材料以及退火该淀积的金属氧化物材料，在第一结构上形成刻蚀停止层。在刻蚀停止层上形成第二结构，以及使用刻蚀停止层作为刻蚀停止，通过第二结构刻蚀形成部分。

公开(公告)号：CN109560037B

公开(公告)日：2025-01-07

申请号：CN201810710445.7

申请日：2018-07-02

Applicant: 三星电子株式会社

Inventor： 宣敏喆 ,  河大元 ,  黄东勳 ,  白种和 ,  田钟珉 ,  河承模 ,  梁光容 ,  朴栽永 ,  丁英洙

IPC: H01L21/762

Abstract: 本发明提供一种包括器件隔离区的半导体器件。所述半导体器件包括设置在衬底上的第一有源区以及位于所述有源区之间的隔离区。所述隔离区包括由第一绝缘材料形成的第一部分及由第二绝缘材料形成的第二部分，所述第二绝缘材料具有与所述第一绝缘材料的特性不同的特性。所述第一部分比所述第二部分更靠近所述第一有源区。所述第二部分具有高度与所述第一部分的底表面的高度不同的底表面。

公开(公告)号：CN108695256B

公开(公告)日：2023-07-21

申请号：CN201810288543.6

申请日：2018-04-03

Applicant: 三星电子株式会社

Inventor： 崔庆寅 ,  金泰贤 ,  申洪湜 ,  金泰坤 ,  朴栽永 ,  佐佐木雄一朗

IPC: H01L21/8234

Abstract: 本申请提供了一种制造半导体装置的方法以及半导体装置。该制造半导体装置的方法包括：将衬底的上部图案化，以形成第一有源图案，所述衬底包括具有第一晶格常数的半导体元素；在第一有源图案的上部上执行选择性外延生长工艺，以形成第一源极/漏极区；为第一源极/漏极区掺杂镓；在掺有镓的第一源极/漏极区上执行退火工艺；以及形成连接至第一源极/漏极区的第一接触图案。第一源极/漏极区包括具有大于第一晶格常数的第二晶格常数的半导体元素。

公开(公告)号：CN107393922B

公开(公告)日：2022-03-15

申请号：CN201710243381.X

申请日：2017-04-14

Applicant: 三星电子株式会社

Inventor： M.坎托罗 ,  权兑勇 ,  朴栽永 ,  黄东勋 ,  李汉基 ,  刘素罗

IPC: H01L27/088

Abstract: 如在此提供的一种集成电路器件可以包括器件区域和器件间隔离区域。在器件区域内，鳍式有源区域可以从基板凸出，并且鳍式有源区域的相反的侧壁可以被内隔离层覆盖。外隔离层可以填充器件间隔离区域中的外部深沟槽。内隔离层可以在外部深沟槽的内侧壁处从器件区域远离延伸进器件间隔离区域中。可以有许多鳍式有源区域和在其间的沟槽。外部深沟槽和在所述多个鳍式有源区域之间的沟槽可以具有不同的高度。在此描述的集成电路器件和制造的方法可以由于不必要的鳍式有源区域留在器件区域周围而减小可能出现各种不同的缺陷或故障的可能性。

公开(公告)号：CN104681408B

公开(公告)日：2019-07-30

申请号：CN201410685562.4

申请日：2014-11-25

Applicant: 三星电子株式会社

Inventor： 朴栽永 ,  姜盛晧 ,  金基哲 ,  李善英 ,  李汉基 ,  具本荣

IPC: H01L21/02 ,  H01L21/336 ,  H01L29/78 ,  H01L27/088

CPC classification number: H01L27/0886 ,  H01L21/0206 ,  H01L21/302 ,  H01L21/306 ,  H01L21/32053 ,  H01L21/76224 ,  H01L21/76802 ,  H01L21/76877 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823475 ,  H01L21/823481 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/0847 ,  H01L29/34 ,  H01L29/45 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795

Abstract: 本发明提供进行表面处理工艺的方法和半导体器件及其制造方法。半导体器件的制造方法包括：在基板中形成多个第一凹进区，该基板具有在多个第一凹进区之间的突出的有源区，该突出的有源区具有上表面和侧壁；在多个第一凹进区中形成器件隔离膜，该器件隔离膜暴露出突出的有源区的侧壁的上部分和上表面；以及在突出的有源区的暴露表面上进行第一等离子体处理，其中该等离子体处理利用包含惰性气体和氢气中至少一个的等离子体气体在小于或等于大约700℃的温度下进行。

公开(公告)号：CN109560037A

公开(公告)日：2019-04-02

申请号：CN201810710445.7

申请日：2018-07-02

Applicant: 三星电子株式会社

Inventor： 宣敏喆 ,  河大元 ,  黄东勳 ,  白种和 ,  田钟珉 ,  河承模 ,  梁光容 ,  朴栽永 ,  丁英洙

IPC: H01L21/762

Abstract: 本发明提供一种包括器件隔离区的半导体器件。所述半导体器件包括设置在衬底上的第一有源区以及位于所述有源区之间的隔离区。所述隔离区包括由第一绝缘材料形成的第一部分及由第二绝缘材料形成的第二部分，所述第二绝缘材料具有与所述第一绝缘材料的特性不同的特性。所述第一部分比所述第二部分更靠近所述第一有源区。所述第二部分具有高度与所述第一部分的底表面的高度不同的底表面。

公开(公告)号：CN107393922A

公开(公告)日：2017-11-24

申请号：CN201710243381.X

申请日：2017-04-14

Applicant: 三星电子株式会社

Inventor： M.坎托罗 ,  权兑勇 ,  朴栽永 ,  黄东勋 ,  李汉基 ,  刘素罗

IPC: H01L27/088

CPC classification number: H01L27/0924 ,  H01L21/762 ,  H01L21/768 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/823821 ,  H01L21/823878 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7854 ,  H01L27/088

Abstract: 如在此提供的一种集成电路器件可以包括器件区域和器件间隔离区域。在器件区域内，鳍式有源区域可以从基板凸出，并且鳍式有源区域的相反的侧壁可以被内隔离层覆盖。外隔离层可以填充器件间隔离区域中的外部深沟槽。内隔离层可以在外部深沟槽的内侧壁处从器件区域远离延伸进器件间隔离区域中。可以有许多鳍式有源区域和在其间的沟槽。外部深沟槽和在所述多个鳍式有源区域之间的沟槽可以具有不同的高度。在此描述的集成电路器件和制造的方法可以由于不必要的鳍式有源区域留在器件区域周围而减小可能出现各种不同的缺陷或故障的可能性。

公开(公告)号：CN104681408A

公开(公告)日：2015-06-03

申请号：CN201410685562.4

申请日：2014-11-25

Applicant: 三星电子株式会社

Inventor： 朴栽永 ,  姜盛晧 ,  金基哲 ,  李善英 ,  李汉基 ,  具本荣

IPC: H01L21/02 ,  H01L21/336 ,  H01L29/78 ,  H01L27/088

CPC classification number: H01L27/0886 ,  H01L21/0206 ,  H01L21/302 ,  H01L21/306 ,  H01L21/32053 ,  H01L21/76224 ,  H01L21/76802 ,  H01L21/76877 ,  H01L21/823412 ,  H01L21/823418 ,  H01L21/823431 ,  H01L21/823437 ,  H01L21/823475 ,  H01L21/823481 ,  H01L29/0649 ,  H01L29/0657 ,  H01L29/0847 ,  H01L29/34 ,  H01L29/45 ,  H01L29/66545 ,  H01L29/66636 ,  H01L29/66795

Abstract: 本发明提供进行表面处理工艺的方法和半导体器件及其制造方法。半导体器件的制造方法包括：在基板中形成多个第一凹进区，该基板具有在多个第一凹进区之间的突出的有源区，该突出的有源区具有上表面和侧壁；在多个第一凹进区中形成器件隔离膜，该器件隔离膜暴露出突出的有源区的侧壁的上部分和上表面；以及在突出的有源区的暴露表面上进行第一等离子体处理，其中该等离子体处理利用包含惰性气体和氢气中至少一个的等离子体气体在小于或等于大约700℃的温度下进行。