-
公开(公告)号：CN109979937B
公开(公告)日：2024-07-23
申请号：CN201811567096.4
申请日：2018-12-20
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/49
Abstract: 一种半导体器件包括在衬底上并具有彼此不同的阈值电压的第一晶体管、第二晶体管和第三晶体管，第一晶体管、第二晶体管和第三晶体管的每个包括栅极绝缘层、第一功函数金属层和第二功函数金属层。第一晶体管的第一功函数金属层可以包括第一子功函数层，第二晶体管的第一功函数金属层可以包括第二子功函数层，第三晶体管的第一功函数金属层可以包括第三子功函数层，第一子功函数层、第二子功函数层和第三子功函数层可以具有彼此不同的功函数。
-
公开(公告)号：CN111146279B
公开(公告)日：2024-06-11
申请号：CN201911021012.1
申请日：2019-10-25
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/51 , H01L29/78 , H01L27/088
Abstract: 一种半导体器件包括：多个半导体图案，所述多个半导体图案在衬底上顺序地堆叠并彼此间隔开；以及栅电极，所述栅电极位于所述多个半导体图案上。所述栅电极包括顺序地堆叠在所述多个半导体图案上的覆盖图案和功函数图案。所述覆盖图案包括第一金属氮化物层和第二金属氮化物层，所述第一金属氮化物层包括第一金属元素，所述第二金属氮化物层包括功函数大于所述第一金属元素的功函数的第二金属元素。所述第一金属氮化物层设置在所述第二金属氮化物层与所述多个半导体图案之间。所述第一金属氮化物层比所述第二金属氮化物层薄。
-
公开(公告)号：CN110690287B
公开(公告)日：2024-02-23
申请号：CN201910593346.X
申请日：2019-07-03
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本公开提供了半导体器件。一种半导体器件包括：基板，包括第一有源区域和第二有源区域；第一有源图案和第二有源图案，分别设置在第一有源区域和第二有源区域中；第一栅电极和第二栅电极，分别交叉第一有源图案和第二有源图案；第一栅极绝缘图案，插设在第一有源图案和第一栅电极之间；以及第二栅极绝缘图案，插设在第二有源图案和第二栅电极之间。第一栅极绝缘图案包括第一电介质图案和设置在第一电介质图案上的第一铁电图案。第二栅极绝缘图案包括第二电介质图案。第一有源区域中的晶体管的阈值电压不同于第二有源区域中的晶体管的阈值电压。
-
公开(公告)号：CN110690199B
公开(公告)日：2023-07-25
申请号：CN201910603103.X
申请日：2019-07-05
Applicant: 三星电子株式会社
IPC: H01L23/64 , H01L27/06 , H01L29/423 , H01L21/28 , H01L21/8234
Abstract: 一种半导体器件包括包含有源图案的衬底、在俯视图中交叉有源图案的栅电极、以及插置在有源图案和栅电极之间的铁电图案。栅电极包括设置在铁电图案上的功函数金属图案、以及填充形成在功函数金属图案的上部中的凹陷的电极图案。铁电图案的最上部的顶表面低于凹陷的底表面。
-
公开(公告)号：CN114649263A
公开(公告)日：2022-06-21
申请号：CN202111536264.5
申请日：2021-12-15
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L23/522 , H01L23/528
Abstract: 可以提供一种半导体器件，包括：在基板上的晶体管；在晶体管上的第一层间绝缘层；在第一层间绝缘层的上部中的第一下互连线和第二下互连线；电介质层，选择性地在除了第一下互连线和第二下互连线的顶表面之外的第一层间绝缘层的顶表面上；在第一下互连线和第二下互连线以及电介质层上的蚀刻停止层；在蚀刻停止层上的第二层间绝缘层；以及在第二层间绝缘层中的上互连线。
-
Patent Agency Ranking
公开(公告)号：CN114078844A
公开(公告)日：2022-02-22
申请号：CN202110953205.1
申请日：2021-08-19
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 一种半导体器件包括：第一有源图案和第二有源图案，设置在衬底上；场绝缘膜，设置在第一有源图案和第二有源图案之间；与第一有源图案交叉的第一栅极结构；以及与第二有源图案交叉的第二栅极结构，其中第一栅极结构包括在第一有源图案上的第一栅极绝缘膜、在第一栅极绝缘膜上的第一上插入膜以及在第一上插入膜上的第一上导电膜，第二栅极结构包括在第二有源图案上的第二栅极绝缘膜、在第二栅极绝缘膜上的第二上插入膜以及在第二上插入膜上的第二上导电膜。第一上插入膜和第二上插入膜中的每个可以包括铝氮化物膜。第一上导电膜和第二上导电膜中的每个可以包括铝。
-
公开(公告)号：CN106257689B
公开(公告)日：2021-05-18
申请号：CN201610424289.9
申请日：2016-06-15
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L29/423
Abstract: 一种半导体器件包括穿过衬底的有源图案的栅极结构。所述半导体器件可以包括所述衬底与所述栅电极之间的栅极介电图案。所述栅极结构包括栅电极、所述栅电极上的盖图案以及至少部分地覆盖所述盖图案的一个或多个侧壁的一个或多个低k介电层。所述栅极结构可以包括位于所述栅电极的相对的侧壁处的间隔件以及位于所述盖图案与所述间隔件之间的分离的低k介电层。所述盖图案的宽度可以小于所述栅电极的宽度。所述盖图案具有第一介电常数，并且所述一个或多个低k介电层具有第二介电常数。所述第二介电常数小于所述第一介电常数。所述第二介电常数可以大于或等于1。
-
公开(公告)号：CN112531014A
公开(公告)日：2021-03-19
申请号：CN202010971697.2
申请日：2020-09-16
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78 , H01L21/336 , H01L27/092
Abstract: 半导体器件包括：第一和第二有源图案，分别在衬底的第一和第二有源区上；一对第一源极/漏极图案和在其间的第一沟道图案，其中所述一对第一源极/漏极图案在第一有源图案的上部中；一对第二源极/漏极图案和在其间的第二沟道图案，其中所述一对第二源极/漏极图案在第二有源图案的上部中；以及第一和第二栅电极，分别与第一和第二沟道图案交叉。第一和第二栅电极中的每个包括与第一和第二沟道图案中的对应一个相邻的第一金属图案。第一和第二沟道图案包括SiGe。第二沟道图案的Ge浓度高于第一沟道图案的Ge浓度。第二栅电极的第一金属图案的厚度大于第一栅电极的第一金属图案的厚度。
-
公开(公告)号：CN106057872B
公开(公告)日：2020-08-28
申请号：CN201610239698.1
申请日：2016-04-18
Applicant: 三星电子株式会社
IPC: H01L29/423
Abstract: 本发明提供了一种包括具有相对窄的宽度和相对小的间距的栅线的半导体器件以及一种制造该半导体器件的方法，所述半导体器件包括：衬底，其具有鳍式有源区；栅极绝缘层，其覆盖鳍式有源区的上表面和侧部；以及栅线，其延伸并且与鳍式有源区交叉同时覆盖鳍式有源区的上表面和两侧，栅线位于栅极绝缘层上，其中在垂直于栅线的延伸方向的剖面中，栅线的上表面的中心部分具有凹进形状。
-
公开(公告)号：CN111146279A
公开(公告)日：2020-05-12
申请号：CN201911021012.1
申请日：2019-10-25
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/51 , H01L29/78 , H01L27/088
Abstract: 一种半导体器件包括：多个半导体图案，所述多个半导体图案在衬底上顺序地堆叠并彼此间隔开；以及栅电极，所述栅电极位于所述多个半导体图案上。所述栅电极包括顺序地堆叠在所述多个半导体图案上的覆盖图案和功函数图案。所述覆盖图案包括第一金属氮化物层和第二金属氮化物层，所述第一金属氮化物层包括第一金属元素，所述第二金属氮化物层包括功函数大于所述第一金属元素的功函数的第二金属元素。所述第一金属氮化物层设置在所述第二金属氮化物层与所述多个半导体图案之间。所述第一金属氮化物层比所述第二金属氮化物层薄。
-
-
-
-
-
-
-
-
-
Search Results
59
records
(took 0.032 seconds)
