-
公开(公告)号：CN110310916A
公开(公告)日：2019-10-08
申请号：CN201910063017.4
申请日：2019-01-23
Applicant: 三星电子株式会社
IPC: H01L21/762 , H01L27/088
Abstract: 提供了一种半导体装置。所述半导体装置包括：第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离，并且分别在基底上沿第一方向延伸；第三鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开并且在第一方向上延伸；场绝缘膜，位于第一鳍型图案至第三鳍型图案的侧壁的一部分上；器件隔离结构，在第二方向上延伸并且位于隔离沟槽中；栅极绝缘支撑件，在场绝缘膜上沿第一方向延伸并且位于第一鳍型图案与第三鳍型图案之间；栅极结构，与第三鳍型图案交叉，在第二方向上延伸并且与栅极绝缘支撑件接触，其中，从基底到栅极结构的底表面的高度比从基底到栅极绝缘支撑件的底表面的高度大。
-
公开(公告)号：CN109841673B
公开(公告)日：2024-05-28
申请号：CN201811311350.4
申请日：2018-11-06
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/78 , H01L21/336
Abstract: 公开了半导体装置及其制造方法。半导体装置包括：栅电极，位于基底上；上覆盖图案，位于栅电极上；以及下覆盖图案，位于栅电极与上覆盖图案之间。下覆盖图案包括：第一部分，位于栅电极与上覆盖图案之间；以及多个第二部分，从第一部分延伸到上覆盖图案的对应的侧表面上。上覆盖图案覆盖第二部分中的每个的最顶表面。
-
公开(公告)号：CN110880504B
公开(公告)日：2024-05-14
申请号：CN201910792589.6
申请日：2019-08-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了半导体器件及其制造方法。所述半导体器件包括：第一栅极图案和第二栅极图案，所述第一栅极图案和所述第二栅极图案位于衬底上并且彼此间隔开；以及将所述第一栅极图案与所述第二栅极图案彼此分隔开的分隔图案。所述第一栅极图案包括第一高k介电图案和位于所述第一高k介电图案上的第一含金属图案，所述第一含金属图案覆盖所述第一高k介电图案的侧壁。所述第二栅极图案包括第二高k介电图案和位于所述第二高k介电图案上的第二含金属图案，并且所述分隔图案与所述第一含金属图案直接接触，而与所述第一高k介电图案间隔开。
-
公开(公告)号：CN109119420B
公开(公告)日：2023-12-05
申请号：CN201810654945.3
申请日：2018-06-22
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了半导体器件及其制造方法。半导体器件包括在基板上的第一晶体管和在基板上的第二晶体管。第一晶体管和第二晶体管的每个包括竖直地堆叠在基板上且彼此竖直地间隔开的多个半导体图案以及填充半导体图案之间和所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间的栅极电介质图案和功函数图案。第一晶体管的功函数图案包括第一功函数金属层，第二晶体管的功函数图案包括第一功函数金属层和第二功函数金属层，第一晶体管和第二晶体管中的每个的第一功函数金属层具有比第二功函数金属层的功函数大的功函数，并且第一晶体管具有比第二晶体管的阈值电压小的阈值电压。
-
公开(公告)号：CN110534570B
公开(公告)日：2024-10-01
申请号：CN201910143879.8
申请日：2019-02-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 半导体器件可以包括：从衬底突出的多个第一有源鳍，每个第一有源鳍在第一方向上延伸；从衬底突出的第二有源鳍；以及第一有源鳍上的多个相应的第一鳍式场效应晶体管(FinFET)。每个第一FinFET包括在与第一方向垂直的第二方向上延伸的第一栅结构，并且第一栅结构包括第一栅绝缘层和第一栅电极。第一FinFET形成在衬底的第一区域上，并且具有第一金属氧化物层作为第一栅绝缘层，并且第二FinFET在衬底的第二区域上形成在第二有源鳍上，并且第二FinFET不包括金属氧化物层，而包括第二栅绝缘层，第二栅绝缘层的底表面与第一金属氧化物层的底表面位于同一平面。
-
Patent Agency Ranking
公开(公告)号：CN109935585B
公开(公告)日：2023-12-12
申请号：CN201810833546.3
申请日：2018-07-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L29/423 , H01L29/49 , H01L29/78 , H01L29/786
Abstract: 提供了一种具有多阈值电压的半导体器件，所述半导体器件包括位于半导体基底上的有源区、位于单独的对应的有源区上的栅极结构以及在半导体基底中位于单独的对应的栅极结构的相对侧上的源极/漏极区。每个单独的栅极结构包括顺序堆叠的高介电层、第一逸出功金属层、具有比第一逸出功金属层低的逸出功的第二逸出功金属层和栅极金属层。栅极结构的第一逸出功金属层具有不同的厚度，从而栅极结构包括最大栅极结构，其中最大栅极结构的第一逸出功金属层具有第一逸出功金属层中的最大厚度。最大栅极结构包括位于最大栅极结构的高介电层上的覆盖层，其中，覆盖层包括一种或更多种杂质元素。
-
公开(公告)号：CN110880504A
公开(公告)日：2020-03-13
申请号：CN201910792589.6
申请日：2019-08-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了半导体器件及其制造方法。所述半导体器件包括：第一栅极图案和第二栅极图案，所述第一栅极图案和所述第二栅极图案位于衬底上并且彼此间隔开；以及将所述第一栅极图案与所述第二栅极图案彼此分隔开的分隔图案。所述第一栅极图案包括第一高k介电图案和位于所述第一高k介电图案上的第一含金属图案，所述第一含金属图案覆盖所述第一高k介电图案的侧壁。所述第二栅极图案包括第二高k介电图案和位于所述第二高k介电图案上的第二含金属图案，并且所述分隔图案与所述第一含金属图案直接接触，而与所述第一高k介电图案间隔开。
-
公开(公告)号：CN106486380B
公开(公告)日：2019-11-26
申请号：CN201610720187.1
申请日：2016-08-24
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L21/28
Abstract: 制造半导体器件的方法被提供。所述方法可以包括：形成从衬底突出的鳍型有源区；形成覆盖鳍型有源区的顶表面和两侧壁的栅绝缘膜。栅绝缘膜可以包括高k电介质膜。所述方法还可以包括：在栅绝缘膜上形成含金属层；在含金属层上形成包含氢原子的硅覆盖层；去除硅覆盖层中包含的氢原子的一部分；去除硅覆盖层和至少一部分含金属层；以及在栅绝缘膜上形成栅电极。栅电极可以覆盖鳍型有源区的顶表面和两个侧壁。
-
公开(公告)号：CN109119420A
公开(公告)日：2019-01-01
申请号：CN201810654945.3
申请日：2018-06-22
Applicant: 三星电子株式会社
IPC: H01L27/092 , H01L21/8238
Abstract: 公开了半导体器件及其制造方法。半导体器件包括在基板上的第一晶体管和在基板上的第二晶体管。第一晶体管和第二晶体管的每个包括竖直地堆叠在基板上且彼此竖直地间隔开的多个半导体图案以及填充半导体图案之间和所述基板与所述多个半导体图案中的最下面的半导体图案之间的空间的栅极电介质图案和功函数图案。第一晶体管的功函数图案包括第一功函数金属层，第二晶体管的功函数图案包括第一功函数金属层和第二功函数金属层，第一晶体管和第二晶体管中的每个的第一功函数金属层具有比第二功函数金属层的功函数大的功函数，并且第一晶体管具有比第二晶体管的阈值电压小的阈值电压。
-
公开(公告)号：CN110310916B
公开(公告)日：2024-04-02
申请号：CN201910063017.4
申请日：2019-01-23
Applicant: 三星电子株式会社
IPC: H01L21/762 , H01L27/088
Abstract: 提供了一种半导体装置。所述半导体装置包括：第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离，并且分别在基底上沿第一方向延伸；第三鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开并且在第一方向上延伸；场绝缘膜，位于第一鳍型图案至第三鳍型图案的侧壁的一部分上；器件隔离结构，在第二方向上延伸并且位于隔离沟槽中；栅极绝缘支撑件，在场绝缘膜上沿第一方向延伸并且位于第一鳍型图案与第三鳍型图案之间；栅极结构，与第三鳍型图案交叉，在第二方向上延伸并且与栅极绝缘支撑件接触，其中，从基底到栅极结构的底表面的高度比从基底到栅极绝缘支撑件的底表面的高度大。
-
-
-
-
-
-
-
-
-
Search Results
20
records
(took 0.027 seconds)
