公开(公告)号：CN110880504B

公开(公告)日：2024-05-14

申请号：CN201910792589.6

申请日：2019-08-26

Applicant: 三星电子株式会社

Inventor： 朴成华 ,  朴洪培 ,  李载晛 ,  李钟汉 ,  郑多福 ,  曺玟锡

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了半导体器件及其制造方法。所述半导体器件包括：第一栅极图案和第二栅极图案，所述第一栅极图案和所述第二栅极图案位于衬底上并且彼此间隔开；以及将所述第一栅极图案与所述第二栅极图案彼此分隔开的分隔图案。所述第一栅极图案包括第一高k介电图案和位于所述第一高k介电图案上的第一含金属图案，所述第一含金属图案覆盖所述第一高k介电图案的侧壁。所述第二栅极图案包括第二高k介电图案和位于所述第二高k介电图案上的第二含金属图案，并且所述分隔图案与所述第一含金属图案直接接触，而与所述第一高k介电图案间隔开。

公开(公告)号：CN110880504A

公开(公告)日：2020-03-13

申请号：CN201910792589.6

申请日：2019-08-26

Applicant: 三星电子株式会社

Inventor： 朴成华 ,  朴洪培 ,  李载晛 ,  李钟汉 ,  郑多福 ,  曺玟锡

IPC: H01L27/088 ,  H01L21/8234

Abstract: 提供了半导体器件及其制造方法。所述半导体器件包括：第一栅极图案和第二栅极图案，所述第一栅极图案和所述第二栅极图案位于衬底上并且彼此间隔开；以及将所述第一栅极图案与所述第二栅极图案彼此分隔开的分隔图案。所述第一栅极图案包括第一高k介电图案和位于所述第一高k介电图案上的第一含金属图案，所述第一含金属图案覆盖所述第一高k介电图案的侧壁。所述第二栅极图案包括第二高k介电图案和位于所述第二高k介电图案上的第二含金属图案，并且所述分隔图案与所述第一含金属图案直接接触，而与所述第一高k介电图案间隔开。

公开(公告)号：CN115966571A

公开(公告)日：2023-04-14

申请号：CN202211235733.4

申请日：2022-10-10

Applicant: 三星电子株式会社

Inventor： 廉东赫 ,  朴成华 ,  李宽钦 ,  林世灿

IPC: H01L27/092 ,  H01L21/8238

Abstract: 一种半导体器件可以包括：衬底上的第一有源区和第二有源区；分别在第一有源区和第二有源区上的第一绝缘结构和第二绝缘结构；在第一绝缘结构和第二绝缘结构中的每一个上竖直堆叠的沟道层；第一栅结构和第二栅结构，分别与第一有源区和第二有源区相交并围绕沟道层；第一源/漏区和第二源/漏区，掺杂有不同导电类型杂质，第一源/漏区和第二源/漏区分别位于第一栅结构和第二栅结构的至少一侧并接触沟道层，并且第一绝缘结构和第二绝缘结构中的每一个的至少一部分沿着第一源/漏区和第二源/漏区中的对应源/漏区的侧表面向上延伸。

公开(公告)号：CN115621282A

公开(公告)日：2023-01-17

申请号：CN202210559399.1

申请日：2022-05-19

Applicant: 三星电子株式会社

Inventor： 廉东赫 ,  李宽钦 ,  朴成华 ,  林世灿

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了半导体器件及其制造方法。所述半导体器件包括：衬底上的有源图案；器件隔离层，设置在所述衬底上以限定所述有源图案；所述有源图案上的源/漏图案对；以及所述源/漏图案对之间的沟道图案，所述沟道图案包括堆叠且彼此分隔开的半导体图案；与所述沟道图案交叉的栅电极；以及所述栅电极的侧表面上的栅间隔物。位于所述器件隔离层上的栅间隔物包括具有第一厚度的上部和具有第二厚度的下部。所述第二厚度大于所述第一厚度，并且所述栅间隔物的下部位于比所述半导体图案中最上的半导体图案低的层级。

公开(公告)号：CN114582964A

公开(公告)日：2022-06-03

申请号：CN202110819234.9

申请日：2021-07-20

Applicant: 三星电子株式会社

Inventor： 廉东赫 ,  金俊谦 ,  李宽钦 ,  朴成华 ,  徐昭贤

IPC: H01L29/423 ,  H01L29/417 ,  H01L27/088

Abstract: 一种半导体器件包括：位于衬底上的有源图案、位于所述有源图案上的源极/漏极图案、连接至所述源极/漏极图案并且包括间隔开的垂直堆叠的半导体图案的沟道图案、以及横跨所述沟道图案延伸的栅电极。所述半导体图案包括第一半导体图案和第二半导体图案。所述栅电极包括位于所述衬底与所述第一半导体图案之间的第一部分以及位于所述第一半导体图案与第二半导体图案之间的第二部分。所述第一部分的宽度随着所述第一部分的深度而变化，使得所述第一部分的中部的宽度小于所述第一部分的下部的宽度和所述第一部分的上部的宽度。

公开(公告)号：CN118489258A

公开(公告)日：2024-08-13

申请号：CN202280086348.X

申请日：2022-12-28

Applicant: 三星电子株式会社

Inventor： 朴成华 ,  韩基旭

IPC: H04R1/10 ,  H04R3/00 ,  G06F1/16

Abstract: 根据本公开的各种实施例的电子装置包括：壳体；布置在壳体内部的扬声器模块；布置在壳体内部的麦克风模块；以及支撑构件，包括扬声器孔，并且包括形成为使得扬声器模块布置在第一表面上的扬声器支撑区段以及形成为使得麦克风模块布置在与第一表面相反的第二表面上的麦克风支撑区段，其中麦克风模块可以布置为与扬声器孔间隔开。

公开(公告)号：CN112018169A

公开(公告)日：2020-12-01

申请号：CN202010111620.8

申请日：2020-02-24

Applicant: 三星电子株式会社

Inventor： 李载晛 ,  李钟汉 ,  朴成华 ,  朴钟河 ,  禹宰勋 ,  郑多福

IPC: H01L29/423 ,  H01L29/10 ,  H01L27/088 ,  H01L21/8234 ,  B82Y40/00

Abstract: 一种集成电路半导体装置，包括：第一区域，其包括第一晶体管；以及第二区域，其在第二方向上与第一区域接触。第一晶体管包括在第一方向上延伸的第一有源鳍、在第二方向上从第一有源鳍延伸到第一隔离层上的第一栅极电介质层、以及在第一栅极电介质层上的第一栅电极。第二区域包括第二晶体管，第二晶体管包括在第一方向上延伸的第二有源鳍、在第二方向上从第二有源鳍延伸到第二隔离层上的第二栅极电介质层、以及在第二栅极电介质层上的第二栅电极。该集成电路半导体装置包括栅极电介质层去除区域，该栅极电介质层去除区域临近第一区域和第二区域之间的边界。