-
公开(公告)号：CN110534570A
公开(公告)日：2019-12-03
申请号：CN201910143879.8
申请日：2019-02-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 半导体器件可以包括：从衬底突出的多个第一有源鳍，每个第一有源鳍在第一方向上延伸；从衬底突出的第二有源鳍；以及第一有源鳍上的多个相应的第一鳍式场效应晶体管(FinFET)。每个第一FinFET包括在与第一方向垂直的第二方向上延伸的第一栅结构，并且第一栅结构包括第一栅绝缘层和第一栅电极。第一FinFET形成在衬底的第一区域上，并且具有第一金属氧化物层作为第一栅绝缘层，并且第二FinFET在衬底的第二区域上形成在第二有源鳍上，并且第二FinFET不包括金属氧化物层，而包括第二栅绝缘层，第二栅绝缘层的底表面与第一金属氧化物层的底表面位于同一平面。
-
公开(公告)号：CN110310916B
公开(公告)日：2024-04-02
申请号：CN201910063017.4
申请日：2019-01-23
Applicant: 三星电子株式会社
IPC: H01L21/762 , H01L27/088
Abstract: 提供了一种半导体装置。所述半导体装置包括：第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离，并且分别在基底上沿第一方向延伸；第三鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开并且在第一方向上延伸；场绝缘膜，位于第一鳍型图案至第三鳍型图案的侧壁的一部分上；器件隔离结构，在第二方向上延伸并且位于隔离沟槽中；栅极绝缘支撑件，在场绝缘膜上沿第一方向延伸并且位于第一鳍型图案与第三鳍型图案之间；栅极结构，与第三鳍型图案交叉，在第二方向上延伸并且与栅极绝缘支撑件接触，其中，从基底到栅极结构的底表面的高度比从基底到栅极绝缘支撑件的底表面的高度大。
-
公开(公告)号：CN110534570B
公开(公告)日：2024-10-01
申请号：CN201910143879.8
申请日：2019-02-26
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
Abstract: 半导体器件可以包括：从衬底突出的多个第一有源鳍，每个第一有源鳍在第一方向上延伸；从衬底突出的第二有源鳍；以及第一有源鳍上的多个相应的第一鳍式场效应晶体管(FinFET)。每个第一FinFET包括在与第一方向垂直的第二方向上延伸的第一栅结构，并且第一栅结构包括第一栅绝缘层和第一栅电极。第一FinFET形成在衬底的第一区域上，并且具有第一金属氧化物层作为第一栅绝缘层，并且第二FinFET在衬底的第二区域上形成在第二有源鳍上，并且第二FinFET不包括金属氧化物层，而包括第二栅绝缘层，第二栅绝缘层的底表面与第一金属氧化物层的底表面位于同一平面。
-
公开(公告)号：CN110880504A
公开(公告)日：2020-03-13
申请号：CN201910792589.6
申请日：2019-08-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了半导体器件及其制造方法。所述半导体器件包括：第一栅极图案和第二栅极图案，所述第一栅极图案和所述第二栅极图案位于衬底上并且彼此间隔开；以及将所述第一栅极图案与所述第二栅极图案彼此分隔开的分隔图案。所述第一栅极图案包括第一高k介电图案和位于所述第一高k介电图案上的第一含金属图案，所述第一含金属图案覆盖所述第一高k介电图案的侧壁。所述第二栅极图案包括第二高k介电图案和位于所述第二高k介电图案上的第二含金属图案，并且所述分隔图案与所述第一含金属图案直接接触，而与所述第一高k介电图案间隔开。
-
Patent Agency Ranking
公开(公告)号：CN110767654B
公开(公告)日：2023-10-13
申请号：CN201910370476.7
申请日：2019-05-06
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 提供了一种集成电路装置，所述集成电路装置包括：基底；鳍型有源区，从基底突出；栅极线，与鳍型有源区交叉并覆盖鳍型有源区的顶表面和侧壁；栅极绝缘盖层，覆盖栅极线；源区/漏区，在鳍型有源区上位于栅极线的侧面处；第一导电塞，连接到源区/漏区；硬掩模层，覆盖第一导电塞中；以及第二导电塞，位于第一导电塞之间，第二导电塞通过穿过栅极绝缘盖层连接到栅极线，并且具有比每个第一导电塞的顶表面高的顶表面，其中，硬掩模层从第一导电塞朝向第二导电塞突出，使得硬掩模层的一部分从第一导电塞的边缘悬突。
-
公开(公告)号：CN110310916A
公开(公告)日：2019-10-08
申请号：CN201910063017.4
申请日：2019-01-23
Applicant: 三星电子株式会社
IPC: H01L21/762 , H01L27/088
Abstract: 提供了一种半导体装置。所述半导体装置包括：第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离，并且分别在基底上沿第一方向延伸；第三鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开并且在第一方向上延伸；场绝缘膜，位于第一鳍型图案至第三鳍型图案的侧壁的一部分上；器件隔离结构，在第二方向上延伸并且位于隔离沟槽中；栅极绝缘支撑件，在场绝缘膜上沿第一方向延伸并且位于第一鳍型图案与第三鳍型图案之间；栅极结构，与第三鳍型图案交叉，在第二方向上延伸并且与栅极绝缘支撑件接触，其中，从基底到栅极结构的底表面的高度比从基底到栅极绝缘支撑件的底表面的高度大。
-
公开(公告)号：CN109980012A
公开(公告)日：2019-07-05
申请号：CN201811462559.0
申请日：2018-11-30
Applicant: 三星电子株式会社 , 成均馆大学校产学协力团
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 一种半导体器件包括：衬底；衬底上的栅电极；栅电极的侧壁上的栅极间隔物；穿透栅电极和栅极间隔物的有源图案；以及外延图案，与有源图案和栅极间隔物接触。栅电极在第一方向上延伸。栅极间隔物包括半导体材料层。有源图案在与第一方向交叉的第二方向上延伸。
-
公开(公告)号：CN110880504B
公开(公告)日：2024-05-14
申请号：CN201910792589.6
申请日：2019-08-26
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L21/8234
Abstract: 提供了半导体器件及其制造方法。所述半导体器件包括：第一栅极图案和第二栅极图案，所述第一栅极图案和所述第二栅极图案位于衬底上并且彼此间隔开；以及将所述第一栅极图案与所述第二栅极图案彼此分隔开的分隔图案。所述第一栅极图案包括第一高k介电图案和位于所述第一高k介电图案上的第一含金属图案，所述第一含金属图案覆盖所述第一高k介电图案的侧壁。所述第二栅极图案包括第二高k介电图案和位于所述第二高k介电图案上的第二含金属图案，并且所述分隔图案与所述第一含金属图案直接接触，而与所述第一高k介电图案间隔开。
-
公开(公告)号：CN110767654A
公开(公告)日：2020-02-07
申请号：CN201910370476.7
申请日：2019-05-06
Applicant: 三星电子株式会社
IPC: H01L27/088
Abstract: 提供了一种集成电路装置，所述集成电路装置包括：基底；鳍型有源区，从基底突出；栅极线，与鳍型有源区交叉并覆盖鳍型有源区的顶表面和侧壁；栅极绝缘盖层，覆盖栅极线；源区/漏区，在鳍型有源区上位于栅极线的侧面处；第一导电塞，连接到源区/漏区；硬掩模层，覆盖第一导电塞中；以及第二导电塞，位于第一导电塞之间，第二导电塞通过穿过栅极绝缘盖层连接到栅极线，并且具有比每个第一导电塞的顶表面高的顶表面，其中，硬掩模层从第一导电塞朝向第二导电塞突出，使得硬掩模层的一部分从第一导电塞的边缘悬突。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.017 seconds)
