对准标记的高度得以保持的半导体器件

    公开(公告)号:CN110729278A

    公开(公告)日:2020-01-24

    申请号:CN201910588532.4

    申请日:2019-07-01

    Abstract: 一种半导体器件可以包括:在包括第一区域和第二区域在内的衬底的第一区域上的栅电极结构;覆盖栅电极结构的上表面的封盖结构,封盖结构包括封盖图案以及覆盖封盖图案的下表面和侧壁的第一蚀刻停止图案;在衬底的第二区域上的对准标记,对准标记包括绝缘材料;以及在衬底的第二区域上的填充结构,填充结构覆盖对准标记的侧壁,并且包括第一填充图案、覆盖第一填充图案的下表面和侧壁的第二填充图案以及覆盖第二填充图案的下表面和侧壁的第二蚀刻停止图案。

    对准标记的高度得以保持的半导体器件

    公开(公告)号:CN110729278B

    公开(公告)日:2025-04-18

    申请号:CN201910588532.4

    申请日:2019-07-01

    Abstract: 一种半导体器件可以包括:在包括第一区域和第二区域在内的衬底的第一区域上的栅电极结构;覆盖栅电极结构的上表面的封盖结构,封盖结构包括封盖图案以及覆盖封盖图案的下表面和侧壁的第一蚀刻停止图案;在衬底的第二区域上的对准标记,对准标记包括绝缘材料;以及在衬底的第二区域上的填充结构,填充结构覆盖对准标记的侧壁,并且包括第一填充图案、覆盖第一填充图案的下表面和侧壁的第二填充图案以及覆盖第二填充图案的下表面和侧壁的第二蚀刻停止图案。

    半导体装置
    3.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN115939207A

    公开(公告)日:2023-04-07

    申请号:CN202210664011.4

    申请日:2022-06-13

    Abstract: 提供一种半导体装置。所述半导体装置可以包括:第一有源区域和第二有源区域,位于基底上;第一有源图案和第二有源图案,位于第一有源区域上和第二有源区域上;第一源极/漏极图案和第二源极/漏极图案,位于第一有源图案和第二有源图案上;第一硅化物图案和第二硅化物图案,位于第一源极/漏极图案和第二源极/漏极图案上;以及第一有源接触件和第二有源接触件,结合到第一源极/漏极图案和第二源极/漏极图案。第一有源接触件的最下面的部分位于比第二有源接触件的最下面的部分的水平高的水平处。第一硅化物图案的厚度大于第二硅化物图案的厚度。

    集成电路装置
    4.
    发明授权

    公开(公告)号:CN110767654B

    公开(公告)日:2023-10-13

    申请号:CN201910370476.7

    申请日:2019-05-06

    Abstract: 提供了一种集成电路装置,所述集成电路装置包括:基底;鳍型有源区,从基底突出;栅极线,与鳍型有源区交叉并覆盖鳍型有源区的顶表面和侧壁;栅极绝缘盖层,覆盖栅极线;源区/漏区,在鳍型有源区上位于栅极线的侧面处;第一导电塞,连接到源区/漏区;硬掩模层,覆盖第一导电塞中;以及第二导电塞,位于第一导电塞之间,第二导电塞通过穿过栅极绝缘盖层连接到栅极线,并且具有比每个第一导电塞的顶表面高的顶表面,其中,硬掩模层从第一导电塞朝向第二导电塞突出,使得硬掩模层的一部分从第一导电塞的边缘悬突。

    具有金属通孔的半导体器件

    公开(公告)号:CN109037189B

    公开(公告)日:2023-10-03

    申请号:CN201810576623.1

    申请日:2018-06-06

    Abstract: 一种半导体器件包括衬底,所述衬底具有器件隔离区,所述器件隔离区界定有源区。有源鳍位于所述有源区中。栅极结构沿与所述衬底的上表面正交的方向与所述有源鳍交叠,且在与第一方向相交的第二方向上延伸。源极/漏极区设置在所述有源鳍上。接触塞连接到所述源极/漏极区且与所述有源鳍交叠。金属通孔位于所述衬底上方的比所述接触塞的上表面高的第一水平高度且与所述有源鳍间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述接触塞的上部部分延伸且连接到所述金属通孔。本公开提供一种具有新颖的互连结构的半导体器件,所述新颖的互连结构与相邻组件之间的短接缺陷的量减少。

    半导体器件
    6.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN115440662A

    公开(公告)日:2022-12-06

    申请号:CN202210135336.3

    申请日:2022-02-14

    Abstract: 一种半导体器件可以包括:衬底上的有源图案;所述有源图案上的源/漏图案;被连接到所述源/漏图案的沟道图案;所述沟道图案上的栅电极;所述源/漏图案上的有源接触部;所述栅电极上的第一下互连线;以及在所述有源接触部上并且与所述第一下互连线在相同高度上的第二下互连线。栅电极可以包括电极主体部和电极突起部,其中电极突起部从所述电极主体部的顶表面突起并且与其上方的第一下互连线接触。有源接触部可以包括接触主体部和接触突起部,其中接触突起部从所述接触主体部的顶表面突起并且与其上方的第二下互连线接触。

    半导体装置
    7.
    发明公开
    半导体装置 审中-公开

    公开(公告)号:CN117276276A

    公开(公告)日:2023-12-22

    申请号:CN202310700153.6

    申请日:2023-06-13

    Abstract: 提供了半导体装置,其包括:第一有源区域和第二有源区域,在基底上并在第一方向上延伸;第一栅极结构和第二栅极结构,分别在第一有源区域和第二有源区域上,第一栅极结构和第二栅极结构在第二方向上延伸并在第二方向上彼此间隔开;第一源极/漏极区域和第二源极/漏极区域,分别在第一有源区域和第二有源区域上并与第一栅极结构和第二栅极结构相邻;第一接触插塞和第二接触插塞,在第一源极/漏极区域和第二源极/漏极区域上并分别连接到第一源极/漏极区域和第二源极/漏极区域;以及垂直掩埋结构,在第一栅极结构与第二栅极结构之间并在第一源极/漏极区域与第二源极/漏极区域之间。垂直掩埋结构包括与第一接触插塞接触的第一侧表面。

    集成电路装置
    8.
    发明公开

    公开(公告)号:CN110767654A

    公开(公告)日:2020-02-07

    申请号:CN201910370476.7

    申请日:2019-05-06

    Abstract: 提供了一种集成电路装置,所述集成电路装置包括:基底;鳍型有源区,从基底突出;栅极线,与鳍型有源区交叉并覆盖鳍型有源区的顶表面和侧壁;栅极绝缘盖层,覆盖栅极线;源区/漏区,在鳍型有源区上位于栅极线的侧面处;第一导电塞,连接到源区/漏区;硬掩模层,覆盖第一导电塞中;以及第二导电塞,位于第一导电塞之间,第二导电塞通过穿过栅极绝缘盖层连接到栅极线,并且具有比每个第一导电塞的顶表面高的顶表面,其中,硬掩模层从第一导电塞朝向第二导电塞突出,使得硬掩模层的一部分从第一导电塞的边缘悬突。

    具有金属通孔的半导体器件

    公开(公告)号:CN109037189A

    公开(公告)日:2018-12-18

    申请号:CN201810576623.1

    申请日:2018-06-06

    Abstract: 一种半导体器件包括衬底,所述衬底具有器件隔离区,所述器件隔离区界定有源区。有源鳍位于所述有源区中。栅极结构沿与所述衬底的上表面正交的方向与所述有源鳍交叠,且在与第一方向相交的第二方向上延伸。源极/漏极区设置在所述有源鳍上。接触塞连接到所述源极/漏极区且与所述有源鳍交叠。金属通孔位于所述衬底上方的比所述接触塞的上表面高的第一水平高度且与所述有源鳍间隔开。金属线位于所述衬底上方的比所述第一水平高度高的第二水平高度且连接到所述金属通孔。通孔连接层从所述接触塞的上部部分延伸且连接到所述金属通孔。本公开提供一种具有新颖的互连结构的半导体器件,所述新颖的互连结构与相邻组件之间的短接缺陷的量减少。

Patent Agency Ranking