公开(公告)号：CN110310916A

公开(公告)日：2019-10-08

申请号：CN201910063017.4

申请日：2019-01-23

Applicant: 三星电子株式会社

Inventor： 曹玟锡 ,  李载晛 ,  李钟汉 ,  朴洪培

IPC: H01L21/762 ,  H01L27/088

Abstract: 提供了一种半导体装置。所述半导体装置包括：第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离，并且分别在基底上沿第一方向延伸；第三鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开并且在第一方向上延伸；场绝缘膜，位于第一鳍型图案至第三鳍型图案的侧壁的一部分上；器件隔离结构，在第二方向上延伸并且位于隔离沟槽中；栅极绝缘支撑件，在场绝缘膜上沿第一方向延伸并且位于第一鳍型图案与第三鳍型图案之间；栅极结构，与第三鳍型图案交叉，在第二方向上延伸并且与栅极绝缘支撑件接触，其中，从基底到栅极结构的底表面的高度比从基底到栅极绝缘支撑件的底表面的高度大。

公开(公告)号：CN110534570A

公开(公告)日：2019-12-03

申请号：CN201910143879.8

申请日：2019-02-26

Applicant: 三星电子株式会社

Inventor： 曹玟锡 ,  李戴晛 ,  李钟汉 ,  朴洪培 ,  李东洙

IPC: H01L29/78 ,  H01L21/336

Abstract: 半导体器件可以包括：从衬底突出的多个第一有源鳍，每个第一有源鳍在第一方向上延伸；从衬底突出的第二有源鳍；以及第一有源鳍上的多个相应的第一鳍式场效应晶体管(FinFET)。每个第一FinFET包括在与第一方向垂直的第二方向上延伸的第一栅结构，并且第一栅结构包括第一栅绝缘层和第一栅电极。第一FinFET形成在衬底的第一区域上，并且具有第一金属氧化物层作为第一栅绝缘层，并且第二FinFET在衬底的第二区域上形成在第二有源鳍上，并且第二FinFET不包括金属氧化物层，而包括第二栅绝缘层，第二栅绝缘层的底表面与第一金属氧化物层的底表面位于同一平面。

公开(公告)号：CN110310916B

公开(公告)日：2024-04-02

申请号：CN201910063017.4

申请日：2019-01-23

Applicant: 三星电子株式会社

Inventor： 曹玟锡 ,  李载晛 ,  李钟汉 ,  朴洪培

IPC: H01L21/762 ,  H01L27/088

Abstract: 提供了一种半导体装置。所述半导体装置包括：第一鳍型图案和第二鳍型图案，通过隔离沟槽彼此隔离，并且分别在基底上沿第一方向延伸；第三鳍型图案，在第二方向上与第一鳍型图案和第二鳍型图案分隔开并且在第一方向上延伸；场绝缘膜，位于第一鳍型图案至第三鳍型图案的侧壁的一部分上；器件隔离结构，在第二方向上延伸并且位于隔离沟槽中；栅极绝缘支撑件，在场绝缘膜上沿第一方向延伸并且位于第一鳍型图案与第三鳍型图案之间；栅极结构，与第三鳍型图案交叉，在第二方向上延伸并且与栅极绝缘支撑件接触，其中，从基底到栅极结构的底表面的高度比从基底到栅极绝缘支撑件的底表面的高度大。

公开(公告)号：CN110534570B

公开(公告)日：2024-10-01

申请号：CN201910143879.8

申请日：2019-02-26

Applicant: 三星电子株式会社

Inventor： 曹玟锡 ,  李戴晛 ,  李钟汉 ,  朴洪培 ,  李东洙

IPC: H01L29/78 ,  H01L21/336

Abstract: 半导体器件可以包括：从衬底突出的多个第一有源鳍，每个第一有源鳍在第一方向上延伸；从衬底突出的第二有源鳍；以及第一有源鳍上的多个相应的第一鳍式场效应晶体管(FinFET)。每个第一FinFET包括在与第一方向垂直的第二方向上延伸的第一栅结构，并且第一栅结构包括第一栅绝缘层和第一栅电极。第一FinFET形成在衬底的第一区域上，并且具有第一金属氧化物层作为第一栅绝缘层，并且第二FinFET在衬底的第二区域上形成在第二有源鳍上，并且第二FinFET不包括金属氧化物层，而包括第二栅绝缘层，第二栅绝缘层的底表面与第一金属氧化物层的底表面位于同一平面。

公开(公告)号：CN116259631A

公开(公告)日：2023-06-13

申请号：CN202211565868.7

申请日：2022-12-07

Applicant: 三星电子株式会社

Inventor： 孙珍景 ,  金承帝 ,  朴志源 ,  林在抱 ,  曹玟锡 ,  林升炫 ,  崔津荣

IPC: H01L27/088 ,  H01L29/78 ,  H01L29/423

Abstract: 提供一种半导体器件。该半导体器件包括：衬底，具有在第一方向上延伸的有源区；元件隔离层，在衬底中与有源区相邻；衬底上的栅电极，在与第一方向交叉的第二方向上延伸；有源区上的多个沟道层，沿垂直于衬底的上表面的第三方向彼此间隔开，并由栅电极围绕；以及源/漏区，设置在有源区的与栅电极相邻的凹陷中，并连接到多个沟道层。在第一方向上，栅电极在有源区上具有第一长度并在元件隔离层上具有第二长度，第二长度大于第一长度。