-
公开(公告)号：CN105993073B
公开(公告)日：2020-04-03
申请号：CN201480065666.3
申请日：2014-09-26
申请人： 德克萨斯仪器股份有限公司
IPC分类号： H01L27/088 , H01L29/78
摘要： 在所描述的示例中，一种具有垂直漏极延伸MOS晶体管(110)的半导体器件(100)可以通过形成深沟槽结构(104)以定义晶体管(110)的至少一个垂直漂移区(108)而形成，使得每个垂直漂移区(108)在至少两个对侧上被深沟槽结构(104)限制。深沟槽结构(104)被间隔开以形成漂移区(108)的RESURF区域。沟槽栅极(114)被形成在衬底(102)中的沟槽内并位于垂直漂移区(108)上方。本体区(118)位于衬底(102)内并在垂直偏移区(108)上方。
-
公开(公告)号：CN105765718B
公开(公告)日：2019-10-08
申请号：CN201480065238.0
申请日：2014-09-26
申请人： 德克萨斯仪器股份有限公司
IPC分类号： H01L27/088 , H01L29/78
摘要： 在描述的示例中，具有垂直漏极延伸式MOS晶体管(110)的半导体器件(100)可通过形成深沟槽结构(104)形成，以限定至少一个垂直漂移区域(108)，该垂直漂移区域108在至少两个相反的侧面与深沟槽结构(104)相邻。深沟槽结构(104)包括介电内衬(124)。深沟槽结构(104)被隔开以为漂移区域(108)形成RESURF区域。垂直栅极(114)形成于深沟槽结构(104)的介电内衬(124)中的垂直取向的栅极沟槽中，该深沟槽结构(104)邻接垂直漂移区域(108)。为晶体管体(118)植入掺杂剂的体植入掩模也用作在介电内衬(124)中形成垂直取向的栅极沟槽的刻蚀掩模。
-
公开(公告)号：CN108269845A
公开(公告)日：2018-07-10
申请号：CN201711468898.5
申请日：2017-12-29
申请人： 德克萨斯仪器股份有限公司
IPC分类号： H01L29/40 , H01L29/423 , H01L29/778
摘要： 本申请涉及具有在栅极流道层之下的源极场板的晶体管。一种晶体管器件(100)包含从源极接触层(132)延伸并在栅极金属层(123)上方限定开口(133)的场板(133)。与源极接触层共面，场板靠近沟道区域(124)定位，这有助于降低它的寄生电容。同时，开口允许场板上方的栅极流道层(104)接近并连接到栅极金属层，这有助于减小栅极结构的电阻。通过竖直地重叠金属栅极层、场板和栅极流道层，晶体管器件可以实现快速开关性能而不会造成任何尺寸损失。
-
公开(公告)号：CN111403472A
公开(公告)日：2020-07-10
申请号：CN202010222697.2
申请日：2014-09-26
申请人： 德克萨斯仪器股份有限公司
IPC分类号： H01L29/08 , H01L29/06 , H01L29/10 , H01L29/40 , H01L29/423 , H01L29/51 , H01L29/78 , H01L21/225 , H01L21/283 , H01L21/324 , H01L21/8234 , H01L21/336
摘要： 本申请公开沟槽栅极沟槽场板垂直MOSFET。在所描述的示例中，一种具有垂直漏极延伸MOS晶体管(110)的半导体器件(100)可以通过形成深沟槽结构(104)以定义晶体管(110)的至少一个垂直漂移区(108)而形成，使得每个垂直漂移区(108)在至少两个对侧上被深沟槽结构(104)限制。深沟槽结构(104)被间隔开以形成漂移区(108)的RESURF区域。沟槽栅极(114)被形成在衬底(102)中的沟槽内并位于垂直漂移区(108)上方。本体区(118)位于衬底(102)内并在垂直偏移区(108)上方。
-
公开(公告)号：CN110808288A
公开(公告)日：2020-02-18
申请号：CN201911111690.7
申请日：2014-09-26
申请人： 德克萨斯仪器股份有限公司
IPC分类号： H01L29/78 , H01L29/423 , H01L29/40 , H01L29/08 , H01L29/06 , H01L21/336
摘要： 本申请公开沟槽栅极沟槽场板半垂直半横向MOSFET。在描述的示例中，半导体器件具有带有深沟槽结构的垂直漏极延伸MOS晶体管以限定垂直漂移区和至少一个垂直漏极接触区，所述垂直漏极接触区通过深沟槽结构的至少一个实例与垂直漂移区分开。掺杂剂被植入至垂直漏极接触区，并且半导体器件被退火，使得植入的掺杂剂扩散接近深沟槽结构的底部。垂直漏极接触区在介入中间的深沟槽结构的底部处电接触至最近的垂直漂移区。至少一个栅极、主体区和源极区形成在漂移区之上且在半导体器件的衬底的顶部表面处或接近半导体器件的衬底的顶部表面处。深沟槽结构被隔开以形成漂移区的RESURF区域。
-
公开(公告)号：CN105164800B
公开(公告)日：2019-01-18
申请号：CN201480024816.6
申请日：2014-05-05
申请人： 德克萨斯仪器股份有限公司
摘要： 集成的硅和III‑N半导体器件可以通过在具有第一取向的第一硅衬底(100)上生长III‑N半导体材料(102)来形成。具有不同的第二取向的第二硅衬底(106)具有在硅器件膜(110)与载体晶片(112)之间的释放层(108)。硅器件膜(110)附接到III‑N半导体材料，同时硅器件膜(110)通过释放层(108)连接到载体晶片(112)。载体晶片(112)随后被从硅器件膜(110)上去除。第一多个组件被形成在硅器件膜之中和/或之上。第二多个组件被形成在暴露区域中的III‑N半导体材料之中和/或之上。在替代的工艺中，可以在集成的硅和III‑N半导体器件中的硅器件膜与III‑N半导体材料之间设置介电夹层。
-
公开(公告)号：CN105190896A
公开(公告)日：2015-12-23
申请号：CN201480024429.2
申请日：2014-05-05
申请人： 德克萨斯仪器股份有限公司
IPC分类号： H01L29/778
摘要： 本发明涉及一种包括GaN FET(124)的半导体装置(100)，在阻挡层(112)下面的低缺陷层(110)以及电隔离层(108)中的至少一个III-N半导体层中，所述半导体装置(100)具有n型掺杂质。所述n型掺杂的载流子面密度是二维电子气的载流子面密度的1％到200％。
-
公开(公告)号：CN105229792B
公开(公告)日：2019-10-08
申请号：CN201480024829.3
申请日：2014-05-05
申请人： 德克萨斯仪器股份有限公司
IPC分类号： H01L29/772 , H01L21/335
摘要： 一种包含GaN FET(124)的半导体装置(100)在沟道区域外具有绝缘栅极结构(112)，该绝缘栅极结构可操作以阻断半导体装置的两个区域之间的二维电子气中的电流。绝缘栅极结构(112)与GaN FET的栅极同时形成并具有与该栅极相同的结构。
-
公开(公告)号：CN105453265B
公开(公告)日：2019-06-04
申请号：CN201480040611.7
申请日：2014-07-17
申请人： 德克萨斯仪器股份有限公司
IPC分类号： H01L27/10 , H01L21/762
CPC分类号： H01L29/7816 , H01L21/762 , H01L21/76229 , H01L21/823481 , H01L27/088 , H01L29/06 , H01L29/0619 , H01L29/0653 , H01L29/0696 , H01L29/1083 , H01L29/66659 , H01L29/7835
摘要： 晶体管阵列(300)的密度通过在半导体材料(114)中形成一个或多个深沟槽隔离结构(312，314)来增加。深沟槽隔离结构(312，314)横向围绕阵列(300)中的晶体管。深沟槽隔离结构(312，314)限制掺杂物的横向扩散和电子载流子的横向移动。
-
公开(公告)号：CN108269844A
公开(公告)日：2018-07-10
申请号：CN201711441944.2
申请日：2017-12-27
申请人： 德克萨斯仪器股份有限公司
IPC分类号： H01L29/40 , H01L29/778
CPC分类号： H01L29/404 , H01L23/4824 , H01L29/2003 , H01L29/4238 , H01L29/7786 , H01L29/7787
摘要： 本申请涉及具有源极场板和非交叠栅极导板层的晶体管。晶体管器件(100)包括从源极导板层(102)和/或源极接触层(132)延伸的场板(108)。该场板可以与栅极导板层共面和/或在栅极导板层下面。栅极导板层(104)被栅极桥(135)排布成远离栅极金属层(134)正上方的区域，使得场板能够在栅极金属层正上方延伸而不被栅极导板层干扰。在与源极导板层或源极接触层共面的情况下，场板靠近沟道区域(124)定位，这有助于减小其寄生电容。通过使金属栅极层和场板竖直地交叠，所公开的HEMT器件可以实现显著的尺寸效率，而无需额外的布线。
-
-
-
-
-
-
-
-
-
搜索结果
22 条记录 (耗时 0.033 秒)
